SU1339570A1 - Устройство дл отладки программ цифровых процессоров обработки сигналов - Google Patents
Устройство дл отладки программ цифровых процессоров обработки сигналов Download PDFInfo
- Publication number
- SU1339570A1 SU1339570A1 SU864097988A SU4097988A SU1339570A1 SU 1339570 A1 SU1339570 A1 SU 1339570A1 SU 864097988 A SU864097988 A SU 864097988A SU 4097988 A SU4097988 A SU 4097988A SU 1339570 A1 SU1339570 A1 SU 1339570A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- digital
- analog
- debugging
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть испольРеильнт сигнал зовано дл подготовки, и отладки в реальном масштабе времени программ цифровых процессоров обработки сигналов (ЦПОС) с аналоговыми устройствами ввода-вывода (например, КМ1813ВЕ1). Целью изобретени вл етс расширение функциональных возможностей устройства за счет обеспечени отладки программ цифровых процессоров обработки сигналов в реальном масштабе времени. Устройство содержит блок 1 микропрограммного управлени , регистры 2 и 8, цифроаналоговый преобразователь 3, переключатель 4, фильтр 5, блок 6 сопр жени с цифровым процессором и аналого-цифровой преобразователь7. Устройство позвол ет вводить и редактировать программу, отлаживать ее на программной модели ЦПОС, а также вести отладку в реальном масштабе времени на.тестовых сигналах, моделирующих реальный сигнал. Моделирование произ (Л С СХ 00 СО ел 1
Description
водитс при помощи первого регистра, цифроаналогового преобразовател и перестраиваемого фильтра, а ввод результатов обработки сигналов в устройство от ЦПОС - при помощи аналого- цифрового преобразовател и второго
1
Изобретение относитс к вычислительной технике и может быть использовано дл подготовки .и отладки в реальном масштабе времени программ специализированных однокристальных БИС цифровых процессоров обработки сигналов (ЦПОС) с аналоговыми устройствами ввода-вывода.
Цель изобретени - расширение фун кциональных возможностей устройства за счет обеспечени отладки программ цифровых процессоров обработки сигналов в реальном масштабе времени.
На фиг,1 представлена структурна схема устройства дл отладки про- . грамм; на фиг.2 - функциональна схема фильтра; на фиг.З - алгоритм работы устройства дл отладки программ.
Устройство дл отладки программ (фиг.1) содержит блок 1 программного управлени , выход которого соединен с входом первого регистра 2, выход которого соединен с входом цифроаналогового преобразовател (ЦАП) 3, вы- ход последнего соединен с первым входом переключател 4, второй вход которого подключен к источнику реальных сигналов, выход переключател 4 соединен с входом фильтра 5, выход кото- рого соединен с входом блока 6 сопр жени с цифровым процессором обработки , выход блока 6 соединен с входом аналого-цифрового преобразовател (АЦП) 7, выход которого соединен с входом второго регистра 8, выход вто- рого регистра соединен с входом блока 1 программного управлени . К входам- выходам блока 6 непосредственно подключают входы и выходы ЦПОС.
Фильтр 5 (фиг,2) содержит операционный усилитель (ОУ) 9 емкость 10 галетный переключатель 11, набор резисторов 12. Выход ОУ 9 вл етс выходом перестраиваемого фильтра 5.
регистра. Кроме этого, устройство позвол ет программировать ЦПОС, испытывать его на реальных сигналах, документировать и хранить отлаженную программу на внешних устройствах, 3 ил.
Емкость 10 включена в обратной . св зи ОУ 9 между его выходом и инвертирующим входом..Неинвертирующий вход ОУ 9 соединен с общим проводом. Га-, летный переключатель 11 подключает вход перестраиваемого фильтра 5 к инвертирующему входу ОУ 9 через один из резисторов 12.1, 12.2,.. .,12.N и таким образом осуществл етс подстройка полосы пропускани перестраиваемого фильтра 5 под заданный тестовый сигнал.
Номиналы резисторов 12.1, -12.2, ...,12.N и емкости 10 определ ют частоту среза перестраиваемого фильтра 5, котора равна половине частоты дискретизации входного сигнала. Конкретные значени ч.астоты среза определ ютс областью применени устройств, используюш х ЦПОС. Например, при геофизических исследовани х скважин , частота входного сигнала (F-СГ) находитс в диапазоне О - 400 Тц, Частоту дискретизации (F-Д) входного сигнала дл задач геофизики обычно выбирают в диапазоне - СГ - - СГ. По- этому достаточно четырех значений F-Д: , , ., , которые задаютс галетным переключателем 11. Значени резисторов 12 и емкости 10 рассчитываютс по формуле
, где R - значени резисторов 12,1,
12.2,...,12N, ОмН; С - значение емкости 10, Ф,
В качестве блока 1 можно использовать мини- или микроэвм, а также специализированные микроэвм при построении автономных устройств отладки программ ЦПОС в услови х реального применени аппаратуры (полевые, на борту ) . Если использовать микроЭВМ типа СМ-1800, то дл сопр жени с первым регистром 2 можно применить модуль
вывода дискретных сигналов СМ-1800 9303, а с вторым регистром 8 - модул ввода дискретных сигналов СМ 1800 9301. Переключатель 4 - это переключатель на два фиксированных положени (например, П2К) . В качестве ЦАП 3 можно использовать БИС К572ПА1, АЦП 7 - БИС Е1113ПВ1, первый регистр 2 и второй регистр 8 можно реализовать на БИС КР580ИР82, операционный усилитель 9 - на ИС К140УД17.
Предлагаемое -устройство дл отладки программ (фиг,1) позвол ет вьшол- нить всю последовательность работ по отладке программы ЦПОС (например, КМ1813ВЕ1). На нем, как и на SDK - 2920 KIT, производитс ввод, редактирование и трансл ци программ, программирование БИС ЦПОС и испытание программ на реальных сигналах. Кроме того, предлагаемое устройство позвол ет выполнить отладку программ в нереальном масштабе времени на про35
40
граммной модели самого ЦПОС, докумен- 25 Если полученньш результат не удовлет- тирование и хранение программ на со- ответствующем периферийном оборудовании , что возможно на SDK-2920 К1Т только при использовании системы от ладки lutellec. Дополнительно к этому зо предлагаемое устройство позвол ет выполн ть отладку программ ЦПОС на тестовых сигналах в реальном масштабе времени. Программа управлени процессом отладки разрабатьгоаетс дл каждого отлаживаемого алгоритма ЦОС и хранитс в ОЗУ блока 1.
Подготовка программы дл ЦПОС на предлагаемом устройстве осуществл етс следующим образом.(фиг.3). Сначала программа вводитс в ОЗУ блока 1 с его клавиатуры или с системного внешнего устройства, или с ранее запрограммированной БИС ЦПОС. С клавиатуры программа вводитс на зыке АССЕЬКЛЕР. Далее программу можно скорректировать штатным редактором тестов блока 1, Перед отладкой программы ЦПОС транслируетс с зыка АССЕМБЛЕР в коды команд ЦПОС. Отладка в нереальном масштабе времени на программной модели ЦПОС позвол ет выводить на экран или печать содержимое внутренних блоков ЦПОС ( чейки ОЗУ, результат в АЛУ и т.д.) и результат работы отлаживаемой программы. Если программа работает неправильно, то процесс подготовки начинают с повторной коррекции программы, а отлаженвор ет разработчика, то процесс подготовки программы начинаетс с ее редактировани . .
Таким образом, отладка программ ЦПОС в реальном масштабе времени производитс на тестовых сигналах без привлечени дополнительных технических средств путем исследовани реакции защитой в ЦПОС программы на воздействие тестового сигнала. Такой режим отладки позвол ет сократить число выездов к месту реальной эксплуатации аппаратуры, использующей БР1С ЦПОС. После отладки производитс испытание работы ЦПОС в реальном масштабе времени на реальных сигналах и только после этого подготовка программы считаетс законченной.
Рассмотрим, например, отладку про- 45 граммы обработки на ЦПОС КМ1813ВЕ1 геофизического сигнала произвольной самопол ризации, частотный спектр которого О - 400 Гц ( Гц). Сначала программа.вводитс в ОЗУ блока 1, редактируетс и транслируетс в микрокоманды ЦПОС. Далее выполн етс ее предварительна отладка в нереальном времени на программной модели ЦПОС и программирование БИС ЦПОС. После этого осуществл етс отладка на тестовых сигналах, дл чего в ОЗУ блока 1 ввод тс значени отсчетов тестового сигнала, задаютс интервалы : ремени между выдачей на ЦАП 3 теку50
55
ную таким образом программу записывают во внутреннее ППЗУ программ ЦПОС при помощи схемы программировани . Перед отладкой в реальном времени в блок 1 вводитс программа управлени процессом отладки, задаютс параметры тестового сигнала и режим индикации результатов работы отлаживаемой
0 программы. Отладка в реальном времени на тестовых сигналах производитс путем моделировани реальных сигналов и подачи их на вход ЦПОС при помощи первого регистра 2, ЦАП 3, переключа5 тел 4, перестраиваемого фильтра 5 и фиксации а ОЗУ блока 1 результатов работы отлаживаемой программы на выходе ЦПОС при помощи АЦП 7 и второго регистра 8. После накоплени в реаль0 ном масштабе времени необходимого количества отсчетов выходного сигнала ЦПОС блок 1 индицирует выходной сигнал на системном внешнем устройстве во временной или частотной области.
35
0
25 Если полученньш результат не удовлет- зо
вор ет разработчика, то процесс подготовки программы начинаетс с ее редактировани . .
Таким образом, отладка программ ЦПОС в реальном масштабе времени производитс на тестовых сигналах без привлечени дополнительных технических средств путем исследовани реакции защитой в ЦПОС программы на воздействие тестового сигнала. Такой режим отладки позвол ет сократить число выездов к месту реальной эксплуатации аппаратуры, использующей БР1С ЦПОС. После отладки производитс испытание работы ЦПОС в реальном масштабе времени на реальных сигналах и только после этого подготовка программы считаетс законченной.
Рассмотрим, например, отладку про- 5 граммы обработки на ЦПОС КМ1813ВЕ1 геофизического сигнала произвольной самопол ризации, частотный спектр которого О - 400 Гц ( Гц). Сначала программа.вводитс в ОЗУ блока 1, редактируетс и транслируетс в микрокоманды ЦПОС. Далее выполн етс ее предварительна отладка в нереальном времени на программной модели ЦПОС и программирование БИС ЦПОС. После этого осуществл етс отладка на тестовых сигналах, дл чего в ОЗУ блока 1 ввод тс значени отсчетов тестового сигнала, задаютс интервалы : ремени между выдачей на ЦАП 3 теку0
5
щего и следующего отсчетов, режим индикации результатов работы ЦПОС.
Режим отладки в реальном масштабе времени работает под управлением специализированной программы. Например, процесс отладки программы, реализующей на ЦПОС цифровой фильтр, производитс путем исследовани реакции запрограммированной БИС ЦПОС на воздей- ю расширени функциональных возможносствие одиночного импульса (фиксируетс импульсна характеристика фильтра). При этом по управл ющей программе блока Т через программно задаваемые интервалы времени загружает в первый регистр 2 дискретные значени моделируемого сигнала. Каждое текущее значение первый регистр 2 выдает на ЦАП 3, который вырабатывает на выходе аналоговый сигнал, поступающий через переключатель 4 на вход перестраиваемого фильтра 5, с выхода которого через блок 6 тестовый сигнал подаетс на вход ЦПОС.
Таким образом формируетс модель реального сигнала. При помощи галет- ного переключател 11 производитс подстройка полосы пропускани перестраиваемого фильтра 5 на формируемый тестовый сигнал. С выхода ЦПОС аналоговый сигнал через блок 6 поступает на ЦПА 7, с выхода которого через второй регистр 8 подаетс на блок 1, Каждый отсчет выходного сигнала ЦПОС в реальном масштабе времени заноситс в ОЗУ блока 1. После накоплени за-.: данного числа отсчетов результат обработки входного сигнала ЦПОС индицирует - с на терминале или документируетс .
тей устройства за счет обеспечени отладки программ цифровых процессоров в реальном масштабе времени, в устройство введены первый и второй ре15 гистры, цифроаналоговый преобразователь , переключатель, аналого-цифровой преобразователь и фильтр, причем информационный выход блока программного управлени соединен с входом
20 первого регистра, выход которого че- рез цифроаналоговый преобразователь соединен с первым неподвижным контактом переключател , вход реального сигнала устройства соединен с вторым
25 неподвижным контактом переключател , выход -которого соединен с входом фильтра, выход фильтра через первый вход блока сопр жени с цифровьм процессором обработки соединен с выходом
30 устройства, аналоговый вход устройства соединен с вторым аналоговым входом блока сопр жени с 1щфровьм процессором обработки, выход которого соединен с входом аналого-цифро j- .Boro преобразовател , вьпсод которого соединен с входом второго регистра, выход второго регистра соединен с информационным входом блока программного управлени .
fpuz.2
Claims (1)
- Формула изобретениУстройство дл отладки программ цифровых процессоров обработки сигналов , содержащее блок программного управлени и блок сопр жени с цифровым процессором обработки, о т л и - чающеес тем, что, с цельютей устройства за счет обеспечени отладки программ цифровых процессоров в реальном масштабе времени, в устройство введены первый и второй регистры , цифроаналоговый преобразователь , переключатель, аналого-цифровой преобразователь и фильтр, причем информационный выход блока программного управлени соединен с входомпервого регистра, выход которого че- рез цифроаналоговый преобразователь соединен с первым неподвижным контактом переключател , вход реального сигнала устройства соединен с вторымнеподвижным контактом переключател , выход -которого соединен с входом фильтра, выход фильтра через первый вход блока сопр жени с цифровьм процессором обработки соединен с выходомустройства, аналоговый вход устройства соединен с вторым аналоговым входом блока сопр жени с 1щфровьм процессором обработки, выход которого соединен с входом аналого-цифро .Boro преобразовател , вьпсод которого соединен с входом второго регистра, выход второго регистра соединен с информационным входом блока программного управлени .ffm/joff/fa на програмпнаи модели(: QSornQmiПрограммир(0&ание цлосВ8од npiKffaffft6f о/п/ю ки(a ffd mecmoSdiX cusHQ/rax/ Нича/io Л5 Sod программы/{орректировкаТранс/)испытание a oeaMffu/x. сигналах.Редактор Е.ПаппСоставитель И.СигаловТехред М.Дидык Корректор М.ШарошиЗаказ 4223/39Тираж 672ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5Производственно-полиграфинеское предпри тие, г. Ужгород, ул. Проектна , 4
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864097988A SU1339570A1 (ru) | 1986-05-20 | 1986-05-20 | Устройство дл отладки программ цифровых процессоров обработки сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864097988A SU1339570A1 (ru) | 1986-05-20 | 1986-05-20 | Устройство дл отладки программ цифровых процессоров обработки сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1339570A1 true SU1339570A1 (ru) | 1987-09-23 |
Family
ID=21249155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864097988A SU1339570A1 (ru) | 1986-05-20 | 1986-05-20 | Устройство дл отладки программ цифровых процессоров обработки сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1339570A1 (ru) |
-
1986
- 1986-05-20 SU SU864097988A patent/SU1339570A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 598077, кл. G 06 F 9/20, 1978. System design kit user s quide SDK-2920. - Intel corporation, 1981, * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4720778A (en) | Software debugging analyzer | |
SU1339570A1 (ru) | Устройство дл отладки программ цифровых процессоров обработки сигналов | |
JP4574894B2 (ja) | 半導体試験用プログラムデバッグ装置 | |
JP3074988B2 (ja) | Icテスタ | |
Bellon et al. | Taking into account asynchronous signals in functional test of complex circuits | |
Fountain | Software advances in measurement and instrumentation | |
RU2024888C1 (ru) | Устройство для проверки аппаратов токовой защиты | |
Yue et al. | Modular hardware design for distant‐internet embedded systems engineering laboratory | |
RU2150730C1 (ru) | Автоматизированная система контроля | |
RU2627386C1 (ru) | Стенд для испытаний автоматизированных систем в условиях воздействия вредоносных программ | |
SU1183972A1 (ru) | Устройство дл имитации отказов дискретной аппаратуры | |
SU1298925A2 (ru) | Устройство дл имитации сбоев | |
JPH082629Y2 (ja) | Lsiテスタ | |
Plice | Techniques for the automatic generation of fault isolation tests for analog circuits | |
De Backer et al. | The SIOUX system and hybrid block diagrams | |
SU775796A1 (ru) | Устройство дл определени параметров полного внутреннего сопротивлени аккумул торной батареи | |
JPS58178449A (ja) | デバツグ方法 | |
RU16973U1 (ru) | Испытательный прибор | |
JPS59206906A (ja) | トラツキングシミユレ−タ | |
RU2058586C1 (ru) | Измерительная информационная система для контроля электрических параметров | |
Branderud | 5. BLOD-A BLOCK DIAGRAM SIMULATOR | |
JPS61243540A (ja) | 分散型制御システムの機能検査方式 | |
Merritt et al. | Design of table-driven ATE models in a simulation environment | |
Ebeling et al. | MacTester: A low-cost functional tester for interactive testing and debugging | |
Barret et al. | An integrated approach to mixed-mode VLSI simulation and test with LabSMASH |