SU1336046A1

SU1336046A1 - Дифференцирующее устройство

Info

Publication number: SU1336046A1
Application number: SU864062916A
Authority: SU
Inventors: Станислав Васильевич Емельянов; Владислав Аркадьевич Корабельников; Сергей Константинович Коровин; Александр Анатольевич Соловьев
Original assignee: Предприятие П/Я М-5671
Priority date: 1986-04-29
Filing date: 1986-04-29
Publication date: 1987-09-07

Abstract

Изобретение относитс к автоматике и аналоговой вычислительной технике и предназначено дл получени производной сигнала при наличии шума, характеристики которого априори неизвестны. Цель изобретени - повышение точности дифференцировани . Устройство содержит с первого по п тый вычитаюшие элементы 1-5, с первого по четвертый сумматоры 6-9, с первого по третий интеграторы 10-12, два источника посто нного сигнала 13, 14, элемент 15 масштабировани , семь блоков умножени 16- 18, 20-23, четыре релейных элемента 19, 25-27, элемент ограничени 24. При отсутствии шумов устройство работает в сколь- з шем режиме, обеспечива высокое качество дифференцировани . При наличии Hiy- мов оно вл етс дифференцируюп1им фильтром , фильтруюпше свойства которого завис т от дисперсии помехи. 1 ил. бхоЭЛ Itl / ьпгцш сл со со у о С5

Description

Изобретение относитс к автоматике и аналоговой вычислительной технике и предназначено дл нолучени сигналов, пропорциональных производной, при наличии шума , уровень и врем коррел ции которого неизвестны и могут мен тьс в заданных пределах.

Цель изобретени - повышение точности дифференцировани .

На чертеже приведена схема предлагаемого устройства.

Устройство содержит первый 1, второй 2, четвертый 3, п тый 4, и третий 5 вычитаю- ш,ие элементы, второй 6, первый 7, третий 8 и четвертый 9 сумматоры, первый 10, второй 11, третий 12 интеграторы, второй 13 и первый 14 источники посто нного сигнала, элемент 15 масштабировани , второй 16, третий 17, первый 18 блоки умножени , второй релейный элемент 19, шестой 20, п тый 21, четвертый 22, седьмой 23 блоки умножени , элемент 24 ограничени , первый 25, четвертый 26 и третий 27 релейные элементы.

Устройство работает следуюшим образом.

На первый вход вычитающего элемента 1 поступает смесь полезного сигнала с шумом, котора сравниваетс с величиной сигнала на выходе интегратора 11.

В отсутствие шумов в устройстве возникает скольз ший режим, при котором на выходе вычитаюш,его элемента 2 близок к нулю.

K(t)x(t) Л С ae(t) W(t), гдех(1) -сигнал на выходе элемента 1;

W(t) - сигнал на выходе интегратора 10;

С - коэффициент, с которым сигнал; W(t) поступает на вход элемента 5

Л С - коэффициент передачи элемента 15;

эе(1) - сигнал с выхода элемента 24 ог- ограничени .

За счет соответствующего выбора коэффициента С, а также весового коэффициента у, с которым суммируютс сигналы блоков 22 и 23 умножени в сумматоре 7, можно обеспечить при любом фиксированном значении А С, определ ющем устойчивость работы любую требуемую точность отслеживани входного сигнала f(t) интегратором 11. Поэтому, в скольз щем режиме на выходе сумматора 4 будет производна входного сигнала, передаточна функци устройства будет иметь вид

.p+l

где

v- -ie-Or Кс

ДК

+ f

l+Y+lf

деТ| - посто нна времени интегратора 11 Т2 - посто нна времени интегратора 10 ЛК - мастабный коэффициент в цепи суммировани сигнала, идущего с блока 18 умножени ,

Кс - коэффициент (отрицательный), с которым выходной сигнал интегратора 10 суммируетс в сумматоре 7. Под действием помех скольз щий режим прекращаетс и возникает режим переклю- чений, при этом из-за инерционности обратной св зи через интегратор 12 в течение времени коррел ции шума сохран етс неверное , с ошибкой, изменение сигнала на выходе интегратора 10. Но добавление на вход интегратора через сумматор 7 и блоки 22 и 23 умножени сигнала, пропорционального Б(Т) (см. чертеж), уменьшает ошибку дифференцировани , так как регул рна составл юща выходного сигнала быстрее мен ет знак, чем сигнала e(t). При наличии помех св зь между входом и выходом устройства описываетс дифференциальным уравнением третьего пор дка с коэффициентами, увеличивающимис вместе с дисперсией помехи, что и обеспечивает ее подавление.

Claims

Формула изобретени

5

0

Дифференцирующее устройство, содержащее первый вычитающий элемент, перQ вый вход которого вл етс входом устройства , а выход соединен с первым входом первого сумматора, выход которого соединен с входом первого интегратора, выход которого соединен с первым входом второго сумматора, с входом первого релейного элемента, с первым входом первого блока умножени и с вторым входом первого сумматора, третий вход которого соединен с выходом первого блока умножени , второй вход второго сумматора подключен к выходу первого источника посто нного сигнала, а выход, вл ющийс выходом устройства , соединен с первым входом третьего сумматора, выход которого через второй интегратор соединен с вторым входом первого вычитающего элемента, выход первого релейного элемента соединен с первым входом второго блока умножени , выход которого соединен с вторым входом первого блока умножени , третий блок умножени , выход которого соединен с первым входом второго вычитающего элемента, выход которого сое0 динен с вторым входом третьего сумматора и с входом второго релейного элемента, выход которого через последовательно соединенные третий интегратор и элемент ограничени соединен с вторым входом второго блока умножени , выход первого блока ум5 ножени соединен с третьим входом первого сумматора, второй источник посто нного сигнала, элемент масштабировани , четвертый сумматор, отличающеес тем, что.

5

с целью повышени точности дифференцировани , устройство содержит третий, четвертый и п тый вычитающие элементы, четвертый , п тый, шестой и седьмой блоки умножени , третий и четвертый релейные элементы , выход первого вычитающего элемента соединен с первым входом третьего вычитающего элемента, второй вход которого соединен с выходом первого интегратора, а выход - с вторым входом второго вычитающего элемента, с входом третьего релейного элемента и с первыми входами четвертого и п того блоков умножени , выход второго блока умножени соединен с первым входом третьего блока умножени , выход первого интегратора через элемент мас- щтабировани соединен с вторым входом третьего блока умножени , с первым входом шестого блока умножени и с первым входом

четвертого вычитающего элемента, выход которого через четвертый релейный элемент соединен с первыми входами п того вычитающего элемента и четвертого сумматора,

вторые входы которых соединены с выходом второго источника посто нного сигнала, а их выходы соединены соответственно с вторым входом четвертого блока умножени и с первым входом седьмого блока умножени , второй вход которого соединен с выходом щестого блока умножени , выходы четвертого и седьмого блоков умножени соединены соответственно с четвертым и п тым входами первого сумматора, выход третьего релейного элемента с вторыми входами п того и шестого блоков умножени , выходы которых соединены с вторыми входами четвертого вычитающего элемента и седьмого блока умножени соответственно.