SU1335997A1 - Умножитель частоты - Google Patents

Abstract

Изобретение относитс  к автоматике, радиотехнике и вычислительной технике. Целью изобретени   вл етс  уменьшение затрат оборудовани . Это достигаетс  введением источника 4 напр жени , делител  9 напр жени , резистора 12 и второго триггера 1 в устройство, содержащее элемент И 5, первый триггер 6, два ключа 3 и 7, интегратор 8, управл емый генератор 13 и делитель 14 частоты. 2 ил. FBbiyi (Л со 00 ел со (Г) 1

Description

Изобретение относитс  к автоматике, радиотехнике и вычислительной технике и может быть использовано в устройствах, требующих повышени  частоты электрических сигналов.

Цель изобретени  - уменьшение затрат оборудовани .

На фиг. 1 представлена функциональна  схема умножител  частоты; на фиг. 2 - временные диаграммы работы элементов умножител .

Умножитель частоты содержит второй триггер 1, вход 2 умножител , п-р-п транзистор 3, источник 4 питани , элемент И 5, первый триггер 6, р-п-р транзистор 7, ин10

и I,-R,2,(3)

где 1у - ток утечки интегратора 8;

Ri2-величина сопротивлени  резистора 12.

Поскольку величина 1 дл  интеграторов, построенных на базе операционных усилителей , мала и составл ет 10 и 10 мкА, можно считать, что I Rig« Us а следовательно ,

Us Us

(4)

т.е. напр жени  на входах интегратора 8 равны и его выходной сигнал остаетс  посто нным.

После прихода следующего импульса частоты FBX имеют место аналогичные протегратор 8, делитель 9, напр жени , сое- с цессы. Очевидно, что в квазиустановивщем- то щий из резисторов 10 и II, резисторс  режиме работы напр жение на выхо25

30

12, управл емый генератор 13 и делитель 14 частоты.

Умножитель частоты работает следующим образом.

В исходном состо нии на выходе триг- 20 гера 1 и пр мом выходе триггера 6 присутствуют нулевые потенциалы. После прихода импульса частоты FBX с выхода 2 на выходе триггера 1 устанавливаетс  положительный потенциал, который открывает транзистор 3. При этом инвертирующий вход интегратора 8 через открытый транзистор 3 подключаетс  к первому выходу источника 4 питани . Напр жение на неинвертирующем Bxo lae интегратора 8 в этом случае определ етс  следующим образом

U U4Rio/(R.o+Rn),(1)

где Us - напр жение на неинвертирующем входе интегратора 8;

U4 - напр жение на выходе источника 4

питани ;

RIO, Rii - величины сопротивлений резисторов 10 и 11 соответственно.

Так как напр жение на инвертирующем входе интегратора 8 Us близко к нулю, поскольку открыт транзистор 3,

и Us(2)

откуда следует, что производна  выходного напр жени  интегратора 8 положительна. Следовательно, напр жение на выходе интегратора 8 начинает возрастать, что приводит к увеличению частоты на выходе управл емого генератора 13 и по влению импульса обратной св зи fu на выходе делител  14 частоты.

Импульс обратной св зи устанавливает на пр мом выходе триггера 6 положительный потенциал. При этом на выходе элемента также по вл етс  положительный потен- 50 циал, который, поступа  на входы сброса триггеров 1 и 6, приводит к по влению на их пр мых выходах нулевого потенциала и закрыванию транзистора 3. Транзистор 7 остаетс  также закрытым, так как

35

40

45

де интегратора 8 должно оставатьс  посто нным , что возможно только в том случае , когда импульсы частот FBX и fi4 приход т одновременно, т.е. эти частоты равны между собой, а фазовый сдвиг последовательностей импульсов и выходных импульсов делител  14 равен нулю. Поскольку делитель 14 частоты не вносит погрещности в положение выходных импульсов относительно входных, можно считать, что импульсы входной частоты FBX и управл емого генератора 13 син- фазны.

Неидеальность характеристик используемых элементов, например дрейф интегратора и конечные величины токов утечки по его входам, приводит к тому, что в течение периода частоты FBX напр жение на выходе интегратора измен етс , например уменьшаетс . При этом уменьшаетс  частота импульсов управл емого генератора 13 и импульс с выхода делител  14 задерживаетс  относительно импульса частоты FBX. По вление импульса частоты FBX, как показано выше, приводит к увеличению напр жени  на выходе интегратора 8. Этот процесс продолжаетс  до момента прихода импульса частоты fi4. Величина фазового сдвига импульсов частот FBX и fi4 автоматически устанавливаетс  такой, чтобы скомпенсировать изменение напр жени  на выходе интегратора 8 в течение периода частоты FBX. Временные диаграммы, соответствующие этому режиму работы устройства, представлены на фиг. 2 (участок I).

При увеличении напр жени  на выходе интегратора 8 в течение периода частоты FBX {фиг. 2, участок И) частота сигнала управл емого генератора 13 также увеличиваетс  и импульс обратной св зи с выхода делител  14 приходит раньше импульса частоты FBX. При этом на инверсном выходе триггера б устанавливаетс  нулевой потенциал и транзистор 7 открываетс . На инвертирующем входе интегратора 8 устанавна инверсном выходе триггера 6 присутствует 55 ливаетс  напр жение, близкое по величине положительный потенциал. Напр жение нак напр жению источника 4 питани . Так как

в этомв этом случае Us Us, напр жение на выходе интегратора 8 начинает уменьшатьс .

инвертирующем входе интегратора случае определ етс  по формуле

и I,-R,2,(3)

где 1у - ток утечки интегратора 8;

Ri2-величина сопротивлени  резистора 12.

Поскольку величина 1 дл  интеграторов, построенных на базе операционных усилителей , мала и составл ет 10 и 10 мкА, можно считать, что I Rig« Us а следовательно ,

Us Us

(4)

т.е. напр жени  на входах интегратора 8 равны и его выходной сигнал остаетс  посто нным.

5

0

0

0

5

0

5

де интегратора 8 должно оставатьс  посто нным , что возможно только в том случае , когда импульсы частот FBX и fi4 приход т одновременно, т.е. эти частоты равны между собой, а фазовый сдвиг последовательностей импульсов и выходных импульсов делител  14 равен нулю. Поскольку делитель 14 частоты не вносит погрещности в положение выходных импульсов относительно входных, можно считать, что импульсы входной частоты FBX и управл емого генератора 13 син- фазны.

Неидеальность характеристик используемых элементов, например дрейф интегратора и конечные величины токов утечки по его входам, приводит к тому, что в течение периода частоты FBX напр жение на выходе интегратора измен етс , например уменьшаетс . При этом уменьшаетс  частота импульсов управл емого генератора 13 и импульс с выхода делител  14 задерживаетс  относительно импульса частоты FBX. По вление импульса частоты FBX, как показано выше, приводит к увеличению напр жени  на выходе интегратора 8. Этот процесс продолжаетс  до момента прихода импульса частоты fi4. Величина фазового сдвига импульсов частот FBX и fi4 автоматически устанавливаетс  такой, чтобы скомпенсировать изменение напр жени  на выходе интегратора 8 в течение периода частоты FBX. Временные диаграммы, соответствующие этому режиму работы устройства, представлены на фиг. 2 (участок I).

При увеличении напр жени  на выходе интегратора 8 в течение периода частоты FBX {фиг. 2, участок И) частота сигнала управл емого генератора 13 также увеличиваетс  и импульс обратной св зи с выхода делител  14 приходит раньше импульса частоты FBX. При этом на инверсном выходе триггера б устанавливаетс  нулевой потенциал и транзистор 7 открываетс . На инвертирующем входе интегратора 8 устанав5 ливаетс  напр жение, близкое по величине к напр жению источника 4 питани . Так как

Этот процесс происходит до по влеии  импульса частоты FBX, который устанавливает на инверсном выходе триггера 6 положительный потенциал, закрывающий транзистор 7. Таким образом, и в этом случае частоты сигналов управл емого генератора 13 и делител  частоты 14 измен ютс  в необходимую сторону до тех пор, пока величина фазового рассогласовани  импульсов частот FBX и fu не станет равной нулю. При резком изменении, например увеличении , частоты FBX на инверсный вход интегратора 8 поступает широтно-импульсный сигнал с выхода триггера 1 через транзистор 3, увеличива  напр жение на выходе интегратора 8 и частоту сигнала управл емого генератора 13.

Claims (1)

1. Формула изобретени  Умножитель частоты, содержащий делитель частоты, интегратор, управл емый генератор , первый триггер, элемент И и два ключа, причем выход интегратора соединен с входом управл емого генератора, выход которого  вл етс  выходом умножител , выход делител  частоты соединен с син- хровходом первого триггера, пр мой выход

   которого соединен с первым входом элемента И, отличающийс  тем, что, с целью умень- щени  затрат оборудовани , в умножитель введены второй триггер, источник напр жени , делитель напр жени  и резистор, первый и второй ключи выполнены в виде п-р-п и р-п-р-транзисторов соответственно, при этом вход умножител  соединен с синхро- входом второго триггера, вход сброса котоQ рого соединен с входом сброса первого триггера и с выходом элемента И, второй вход которого соединен с выходом второго триггера и базой п-р-л-транзистора, эмиттер которого соединен с выходом нулевого потенциала источника напр жени  и с первым

   5 входом делител  напр жени , второй вход которого соединен с выходом положительного потенциала источника напр жени  и эмиттером р-п-р-транзистора, база которого соединена с инверсным выходом первого триггера, коллекторы п-р-п- и р-п- ьтранзисторов соединены с инверсным входом интегратора и через резисторы - с пр мым входом интегратора и выходом делител  напр жени , выход управл емого генератора соединен с входом делител  частоты .

   0