SU1320892A1 - Транзисторный ключ - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано дл  управл емого по программе подключени  напр жени  питани  к бипол рным полупосто нным запоминающим устройствам. Цель изобретени  - повышение надежности. Дл  этого в устрой (Л го

Description

ство введены элемент 21 задержки, дифференцирующий элемент 24, два элемента ИЛИ 22, 23, RS-триггер 25, второй элемент И 20. Устройство содержит два транзистора 1, 2 одного типа проводимости, дна транзистора 16, 17 другого типа проводимости, дес ть резисторов 3-12, первый элемент И 19, два элемента И-НЕ 1А, 15, два инвертора 13, 8„ На чертеже

1

Изобретение относитс  к импульсной технике, может быть использовано дл  управл емого по программе подключени  напр жени  питани  к бипол рным полупосто нным запоминающим устройствам (ГШЗУ) и  вл етс  усовершенствованием изобретени  по авт. св №1264332.

Цель изобретени  повьшгение надежности транзисторного ключа путем исключени  перегрузок по мощности разр дного резистора при случайном подключении в цепь нагрузки встречного напр жени .

На чертеже представлена принципиальна  электрическа  схема транзисторного ключа.

Транзисторный ключ содержит первый 1 и второй 2 транзисторы одной структуры, дес ть резисторов 3-12, первый инвертор 13, первый 14 и второй 15 элементы И-НЕ,, третий 16 и четвертый 17 транзисторы другой структуры, второй инвертор 18, первый 19 и второй 20 элементы И, элемент 21 задержки, первый 22 и второй 23 элементы ИЛИ, дифференцирующий элемент 24 и RS-триггер 25. При этом эмиттер первого транзистора 1 подключен к шине 26 источника питани  и первому вьгеоду первого резистора 3, второй вывод которого соединен с базой первого транзистора 1, коллектор которого через нагрузку 27 подключен к общей шине 28, коллектор второго транзистора 2 соединен с первым выводом второго резистора 4, а база подключена к первому выводу третьего резистора 5 и через четвертый резистор

20892

также показаны шина 26 источника питани , нагрузка 27, обща -шина 28, два конденсатора 28, 30, входна  шина 31 устройства. Введение новых элементов с новыми св з ми позвол ет исключить перегрузки по мощности разр дного резистора при случайном подключении в цепь нагрузки встречного напр жени , 1 ил.

6к шине 26 источника питани , второй вывод третьего резистора 5 соединен

с выходом первого элемента ИЛИ-НЕ 14, первый вход которого подключен к пер- вому входу второго элемента И-НЕ 15, выход которого через п тый резистор

7соединен с базой первого транзистора 1, эмиттер второго транзистора 2 подключен к шине 26 источника питани , второй вход первого элемента И-НЕ 14 соединен с выходом первого инвертора 13, вход которого подключен к первому выводу шестого резистора

8и через седьмой резистор 9 к общей шине 28, второй вход второго элемента И-НЕ 15 соединен с коллектором первого транзистора 1 и вторыми вы- водами второго 4 и шестого 8 резисторов , вход второго инвертора 18

подключен к первым входам элементов И-НЕ 14 и 15, а выход соединен с первым входом первого элемента И 19 и через восьмой резистор 10 с базой третьего транзистора 16, коллектор

которого через дев тый резистор 11 соединен с коллекторами первого 1 и четвертого 17 транзисторов, база четвертого транзистора 17 через дес тый резистор 12 соединена с выходом пер-.

вого элемента И 19, второй вход которого подключен к выходу первого инвертора 13, эмиттеры третьего 16 и четвертого 17 транзисторов объединены и подключены к общей шине 28,

первый вход второго элемента И 20. подключен к коллектору четвертого транзистора 17, а второй вход через элемент 21 задержки соединен с выходом второго инвертора 18, вход которого подключен к выходу первого элемента ИЛИ 22, первый вход которого соединен с инверсным выходом RS-триггера 25,-R-вход которого подключен к выходу второго элемента И 20, а S-вход соединен с выходом второго элемента ИЛИ 23, первый вход которого через дифференцирующий элемент 24 подключен к шине 26 источника питани , а второй вход объединен с вторым входом первого:. Элемента ИЛИ 22, пр мой выход RS-триггера 25 подключен к третьим входам первого 14 и второго 15 элементов И-НЕ.

Кроме того, транзисторный ключ содержит первый 29 и второй 30 конденсаторы , первый вывод первого конденсатора 29 подключен к коллектору первого транзистора 1, а второй вывод соединен с общей шиной 28 и пер- вым вьгоодом второго конденсатора 30, второй вывод которого подключен к эмиттеру первого транзистора 1, объединенные вторые входы элементов ИЛИ 22 и 23.соединены с клеммой 31, котора   вл етс  входом транзисторного ключа.

Транзисторный ключ работает следующим образом.

При включении питающего напр жени  на шине 26 источника питани  по вл етс  нарастающее напр жение (передний фронт), при этом на выходе дифференцирующего элемента 24 по вл етс  импульс короткой длительности который через первьй вход элемента ИЛИ 23 устанавливает RS-триггер 25 в единичное состо ние, при котором с пр мого выхода триггера 25 на третьи входы элементов И-НЕ 14 и 15 начинает поступать уровень 1, ас инверсного выхода триггера 25 на первый вход .элемента ИЛИ 22 - уровень О.

В исходном состо нии на входную клемму 31 подаетс  уровень О, в результате чего на выходе элемента ИЛИ 22, а соответственно, и первых входах элементов И-НЕ 14 и 15 по вл етс  уровень О, а на выходах элементов И -НЕ 14 и 15 устанавливаетс  высокий уровень напр жени . При этом транзисторы 1 и 2 закрыты и, следовательно, нагрузка 27 отключена от шины 26 источника питани . При отсутствии напр жени  на нагрузке 27 на втором входе элемента И-НЕ 15 и входе первого инвертора 13 устанавливаетс  уровень О, а на выходе

, 208924

инвертора 13 - уровень 1, который поступает на второй вход элемента И- НЕ 14 и второй вход элемента И 19. Кроме того, в исходном состо нии О с выхода элемента ИЛИ 22 подаетс  на

18, с выхода

fO

15

20

25

30

35

40

45

50

55

вход второго инвертора которого уровень 1 поступает на первый вход элемента И 19. При этом через резистор 10 в базу транзистора 16 протекает ток, открьтающий его. В это врем  одновременно на обоих входах элемента И 19 присутствуют уровни 1, в результате чего на выходе элемента И 19 устанавливаетс  уровень 1 и через, резистор 12 в базу транзистора 17 протекает ток, обеспечивающий его открытое состо ние. Открытый транзистор 17 полностью шунтируе нагрузку 27 и исключает по вление на ней какого-либо напр кени , так как тепловые токи закрытых транзисторов 1 и 2 протекают через открытый транзистор 17. Уровни 1 с выхода инвертора 18 через элемент 21 задержки поступает на второй вход элемента И 20, на первом входе которого установлен уровень О (с отключенной нагрузки 27), поэтому на выходе элемента И 20 - уровень О, который не вли ет на состо ние триггера 25 (его единичное состо ние сохран етс ) .

При поступлении на входную клемму 31 уровн  1 на выходе элемента ИЛИ 22 по вл етс  уровень 1, а на выходе инвертора 18 устанавливаетс  О, который вык.пючает транзистор 16 и устанавливает на выходе элемента И 19 также уровень О, в результате чего ток в базу транзистора 17 пре- кращаетс  и он выключаетс . Состо ние триггера 25 при этом не измен етс  (остаетс  единичным). Наличие сигнала О на выходе элемента ИЛИ 22 приводит к тому, что на всех трех входах элемента И-НЕ 14 одновременно оказываютс  уровни 1, в результате чего на выходе элемента И-НЕ 14 устанавливаетс  низкий уровень напр жени , а состо ние элемента И-НЕ 15 не измен етс , так как на его втором входе сохран етс  уровень О, поступающий с нагрузки 27. По вление на выходе элемента И-НЕ 14 низкого уровн  напр жени  приводит к включению транзистора 2, и через резистор 4 осуществл етс  предварительный зар д эквивалентной емкости

нагрузки 27, По мере роста налр же- ни  на нагрузке 27 увеличиваетс  и уровень напр жени  на втором входе элемента И-НЕ 15. .Когда напр жение на втором входе элемента И-НЕ 15 достигает уровн  напр жени , равного напр жению 1 на всех трех входах элемента И-НЕ 15 одновременно оказываютс  уровни 1, в результате чего на выходе элемента И-НЕ 15 по вл етс  низкий уровень напр жени , который открьгаает транзистор 1, обеспе- чиваюгций дозар д емкости нагрузки 27 и дальнейший рост напр жени  на ней. После включени  транзистора 1 напр жение в средней точке делител  напр жени , образованного резисторами 8 и 9, достигает такой величины, при которой на вход инвертора 13 на чинает поступать уровень 1, а с выхода инвертора 13 на второй вход элемента И-НЕ 14 - уровень О, в результате чего на выходе элемента И-НЕ 14 по вл етс  высокий уровень напр жени , который включает транзистор 2. При этом состо ние транзистора 1 не измен етс , он остаетс  включенньм и обеспечивает подключение нагрузки 27 к шине 26 источника питани  на все врем , в течение которого на входной клемме 31 присутствует уровень

При поступлении на входную клемму 3.1 уровн  О на выходе элемента ИЛИ 22 также по вл етс  уровень O l, а на выходе элемента И-НЕ 15 устанавливаетс  высокий уровень напр жени , в результате чего транзистор 1 выключаетс  и отключает нагрузку 27 от шины 26 источника питани  (транзистор 2 остаетс  выключенным). Поступающий с выхода элемента ИЛИ 22 на вход инвертора 18 уровень О при приводит к по влению на выходе инвертора 18 1 и включению транзистора 16. Несмотр  на то, что в это врем  на первом входе элемента И 19 присутствует уровень 1, элемент И 19 выключен (на его выходе уровень О), так как на его втором входе сохран етс  уровень О с выхода инвертора 13, обусловленный тем, что на входе инвертора 13 присутствует высокий уровень напр жени  от еще неразр женной емкости нагрузки 27. При этом транзистор 17 выключен. Включившийс  транзистор 16 осуществл ет предварительный разр д эквиваO

5

0

5

0

5

0

5

5

лентной емкости нагрузки 27 через резистор 11. По мере спада напр жени  на нагрузке 27 уменьшаетс  напр жение и в средней точке делител  напр жени ,

п

образованного резисторами 8 и 9. Когда напр жение в средней точке делител  достигает уровн  О, с выхода инвертора 13 на второй вход элемента И 19 начинает поступать уровень 1, С этого момента на обоих входах элемента И 19 одновременно оказываютс  уровни 1 в результате чего транзистор 17 переходит во включенное состо ние и обеспечивает дозар д емкости нагрузки 27 и в дальнейшем полное шунтирование нагрузки (шунтирование тепловых токов и токов утечки транзисторов 1 и 2). Таким образом, в первый момент выключени  транзисторного ключа разр д эквивалентной емкости нагрузки 27 осуществл етс  через открытый транзистор 16 и резистор 11. Резистор 11 в ключе, выбираемый из услови  максимально допустимого тока коллектора транзистора 16 и допустимой посто нной времени разр да эквивалентной емкости нагрузки, исключает перегрузку транзистора 16 по току при любом значении эквивалентной емкости нагрузки 27 (как правило, с целью симметрировани  посто нных времени зар да и разр да эквивалентной емкости нагрузки 27 номиналы резисторов 4 и 11 следует выбирать равными). Через резистор 11 осуществл етс  : предварительный разр д емкости нагрузки до заданного напр жени , а окончательный ее разр д и полное шунтирование нагрузки осуществл ютс  с помощью транзистора 17, в коллект.-, торной цепи которого отсутствуют ограничительные элементы тока (так как этот транзистор должен иметь минимальное остаточное напр жение между коллектором и эмиттером дл  более эффективного шунтировани  нагрузки 27). I

0 По вившийс  на выходе инвертора 18 уровень 1 (при выключении ключа через врем  задержки элемента 21 задержки поступает на второй вход элемента И 20. Врем  задержки элемента 21 задержки выбирают таким, чтобы оно превьш1ало врем  разр да эквивалентной емкости нагрузки 27, поэтому к моменту по влени  на втором входе элемента И 20 уровн  1 на его перBOM входе устанавливаетс  уровень о в результате разр да эквивалентной емкости нагрузки 27. Поэтому через врем  задержки элемента 21 задержки состо ние элемента И 20 не измен етс  и на его выходе сохран етс  уровень О, что сохран ет единичное состо ние триггера 25.

При возникновении аварийной ситуации (например, при случайном попадании напр жени  на отключенную от шины питани  нагрузку) транзистор 17 автоматически переходит в выключенно состо ние, так как при этом на входе

инвертора 13 мгновенно оказываетс  It 1 ti

уровень

а на его выходе - уро20

30

35

вень О , который выключает элемент И 19 по .его второму входу, а следовательно , и транзистор 17. В это вре- же врем  высокий Уровень напр жени  с нагрузки 27 поступает на первый вход элемента И 20. С этого момента на обоих входах эл;емента И 20 одновременно устанавливаютс  уровни 1, поэтому и на выходе элемента И 20 по вл етс  уровень 1, который воз-- действует на R-вход RS-триггера 25 (в это врем  на S-входе RS-триггера 25 - уровень о). RS-триггер 25 устанавливаетс  в нулевое состо ние, при котором с его инверсного выхода на первый вход элемента ИЛИ 22 начинает поступать уровень 1, привод щий к по влению уровн  1 на выходе элемента ИЛИ 22 (несмотр  на то, что в это врем  на клемме 31 - уровень О). При этом на выходе интегратора 18 устанавливаетс  уровень О, который выключает и транзистор 16. Одновременно уровень О с выхо- да инвертора 18 подтверждает по первому входу элемент И 19 его выключенное состо ние (а соответственно, подтверждаетс  и выключенное состо ние транзистора 17). С этого момен- та оба транзистора 16 и 17 выключены и не потребл ют тока от встречно включенного к нагрузке источника напр жени  (через резистор 1I исключаетс  протекание тока, и резистор 11 не рассеивает мощность).

В аварийном режиме уровень 1, поступающий на первые входы элементов И-НЕ 14 и 15 с выхода элемента ИЛИ 22, не приводит к включению этих элементов, так как переход триггера 25 в нулевое состо ние при аварийном подключении к нагрузке встречного

25

40

55

50

3208928

напр жени  обеспечивает уровень О на третьих входах элементов И-НЕ 14 и 15 (с пр мого выхода триггера 25). Выключенное состо ние элементов И- НЕ 14 и 15 обеспечивает выключенное состо ние транзисторов I и 2.

Поступление на входную клемму 31 уровн  1 приводит к тому, что триггер 25 через элемент ИЛИ 23 устанавливаетс  в единичное состо ние, при котором на первый вход элемента ИЛИ 22 с инверсного выхода триггера 25 начинает поступать уровень О, а на третьи входы элементов И-НЕ 14 5 и 15 с пр мого выхода триггера 25

W

начинает поступать уровень 1, что снимает блокировку с элементов И- НЕ 14 и 15. Элементы И-НЕ 14 и 15 включаютс  в соответствующей последовательности , что приводит к последующему подключению нагрузки 27 к шине 26 источника питани . При этом состо ние инвертора 18 не измен етс  (на его выходе сохран етс  уровень о) и транзисторы 16 и 17 остаютс  выключенными.

При поступлении на входную клемму 31 уровн  О нагрузка 27 отключаетс  от шины 26 источника питани , а на выходе инвертора 18 устанавливаетс  уровень 1, который включает транзистор 16. Если к этому времени не устранено аварийное подключение напр жени  к нагрузке 27, то, несмотр  на включенное состо ние транзистора 16, спада напр жени  на нагрузке 27 не происходит, поэтому в этом случае на втором входе элемента И 19 никогда не может по витьс  уровень 1 с выхода инвертора 13 (так как на его входе посто нно уровень l), что, в свою очередь, исключает возможность включени  транзистора 17. Транзистор 16 остаетс  во включенном состо нии до тех пор, пока через врем  задержки элемента 21 задержки на втором входе элемента И 20 не по витс  уровень 1 (на первом входе элемента И 20 уровень 1 присутствует посто нно, если к нагрузке 27 подключилось встречное напр жение). В результате на выходе элемента И 20 устанавливаетс  уровень 1, который переводит RS-триггер 25 в нулевое состо ние, обеспечивающее выключение транзистора 16 и прекращение тока через резистор 11. Вновь поступивший на входную 31 уровень 1

оп ть взводит в исходное состо ние RS-триггер 25. Схема работает таким образом до тех пор, пока не будет установлено аварийное подключение к нагрузке встречного напр жени , после iero транзисторный ключ автоматически восстанавливает свою работу.

Конденсаторы 29 и 30 позвол ют исключить броски напр жени  на первом входе элемента И 20, втором входе элемента И-НЕ 15, входе инвертора 13 и транзисторе 1 за счет компенсации индуктивности проводников, соедин ющих транзисторный ключ с нагрузкой 27 и шиной 26 источника питани .

Таким образом, в предлагаемом Транзисторном ключе при аварийном попадании на нагрузку встречного напр жени  в вьпслюченное состо ние переходит не только транзистор 17, но и транзистор 16, что исключает вьщег ленив значительной мощности на резисторе 11, определ ющем врем  предварезко ограничены). Кроме того, при этом полностью исключаетс  потребление энергии от случайно подключенно го к нагрузке источника напр жени .

Ю

Claims (1)

1. Формула изобретени 

   Транзисторный ключ по авт. св. № 126А332, отличающийс  тем, что, с целью повышени  надежности в негб введены элемент задержки, дифференцирующий элемент, два элемен та ИЛИ, RS-триггер, второй элемент И первый вход которого подключен к кол

   5 лектору четвертого транзистора, а второй вход через элемент задержки соединен с выходом второго инвертора вход которого подключен к выходу пер вого-элемента ИЛИ, первый вход котор

   20 го соединен с инверсным выходом RS-триггера, R-вход которого подключен к выходу второго элемента И, а S-вход соединен с выходом второго элемента ИЛИ, первьй вход которого

   рительного разр да эквивалентной ем- через дифференцирующий элемент подкости нагрузки. Это повышает надежность транзисторного ключа, особенно при выполнении его в виде гибридной интегральной микросхемы (когда геометрические размеры резистора 11

   Составитель Г. Терешина Редактор А. Огар Техред В.Кадар Корректор Г. Решетник

   Заказ .2667/56 Тираж 901Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г, Ужгород, ул. Проектна , 4

   1320892 -10

   резко ограничены). Кроме того, при этом полностью исключаетс  потребление энергии от случайно подключенного к нагрузке источника напр жени .

   Формула изобретени 

   Транзисторный ключ по авт. св. № 126А332, отличающийс  тем, что, с целью повышени  надежности в негб введены элемент задержки, дифференцирующий элемент, два элемента ИЛИ, RS-триггер, второй элемент И, первый вход которого подключен к коллектору четвертого транзистора, а второй вход через элемент задержки соединен с выходом второго инвертора, вход которого подключен к выходу первого-элемента ИЛИ, первый вход которого соединен с инверсным выходом RS-триггера, R-вход которого подключен к выходу второго элемента И, а S-вход соединен с выходом второго элемента ИЛИ, первьй вход которого

   30

   ,ключен к шине источника питани , а второй вход соединен с вторым входом первого элемента ИЛИ, пр мой выход RS-триггера подключен к третьим входам первого и второго элементов И-НЕ.