SU1319296A1

SU1319296A1 - Устройство временного компандировани дл систем св зи с многостанционным доступом

Info

Publication number: SU1319296A1
Application number: SU853947090A
Authority: SU
Inventors: Анатолий Андреевич Калинцев; Виктор Иванович Устюжанин
Original assignee: Предприятие П/Я В-8799
Priority date: 1985-08-26
Filing date: 1985-08-26
Publication date: 1987-06-23

Abstract

Изобретение м.б. использовано в системах радиосв зи с многостанционным до- стуном на основе временного унлотнени каналов, в частности в системах спутниковой св зи. Цель изобретени - повышение пропускной способности путем обеспечени возможности произвольного расположени ипформац. пакетов во временном цикле. Устройство содержит на передающей стороне блок 1 фазовой автоподстройки частоты , три эл-та И 2-4, триггер 5, накопители 6 и 7, эл-т ИЛИ 8, счетчик 9 и преобразователь 10 кода; на приемной стороне - промежуточные накопители 11 и 12, триггер 13, эл-ты И 14 и 15, счетчик 16, преобразователь 17 кода и эл-т ИЛИ 18. Считывание накопленной информации из соот- ветствуюн1его накопител 6 или 7 осуществл етс через эл-т ИЛИ 8 в следующем цикле накоплени в -течение действи сигнала огибающей передаваемы.х пакетов по сигналу с эл-та И 2. Благодар тому, что фаза цикла накоплени непосредственно не св зана с сигналом огибающей передаваемых пакетов, обеспечиваетс значительна свобода в выборе пакетов при организации св зи. I ил. а $9 (Л Пареда ол1а сгпорона Q2lff. пер. пат .3 Привмна сторона со со ьо со Ci

Description

Изобретение относитс к радиотехнике и св зи и может быть использовано в системах радиосв зи с многостанционным доступом на основе временного уплотнени каналов, в частности в системах спутниковой св зи.

Целью изобретени вл етс повышение пропускной способности путем обеспечени возможности произвольного расположени информасшонпых пакетов во временном цикле .

На чертеже приведена структурна электрическа схема устройства временного ком- пандировани дл систем св зи с многостанционным доступом.

сигналом огибающей передаваемых пакетов , обеспечиваетс значительна свобода в выборе пакетов при организации св зи. На приемной стороне сигнал цикла счи- 5 тывани вырабатываетс аналогично сигналу цикла накоплени в компрессоре. Запись в первый 11 или второй 12 про.межуточ- ный накопитель в зависимости от состо ни триггера 13, управл ющего их работой через первый 14 и второй 15 элементы И, осуществл етс в течение сигнала огибающей принимаемых пакетов, которые могут поступать на вход соответствующего промежуточного накопител 11 или 12 экспандера в любой момент времени, пока из

10

Устройство содержит на передающей 15 другого производитс считывание ранее насторопе блок I фазовой автоподстройки частоты , первый 2, второй 3 и третий 4 эле- .менты И, триггер 5, первый 6 и второй 7 промежуточные накопители, элемент ИЛИ 8, счетчик 9 и преобразователь 10 кода, а на приемной стороне - первый 11 и второй 12 промежуточные накопители, триггер 13, первый 14 и второй 15 элементы И, счетчик 16, преобразователь 17 кода и элемент ИЛИ 18.

Устройство работает следующим образом .

В начале каждого цикла работы системы (передачи в компрессоре и приема в экспандере ) происходит начальна установка счетчиков 9 и 16 на передающей и прие.м- ной сторонах устройства.

Положение, в которое устанавливаютс счетчики 9 и 16, зависит от сигналов на выходах соответствующих преобразователей 10 и 17 и определ етс кодом скорости и номерами (по южением в цикле) выбранных дл передачи ЦН пакетов. Коэффициенты пересчета счетчиков 9 и 16 также устанавливаютс преобразовател ми 10 и 17 в зависимости от кода скорости. На выходах счетчиков 9 и 16 образуетс сигнал в виде меандра с длительностью полупериода , равной длительности цикла накоплени , а фаза этого сигнала зависит от номеров выделенных дл передачи ЦП пакетов.

Блок 1 формирует синхронные и синфазные с циклом накоплени тактовые и цикловые импульсы дл передающего комплекта оконечной аппаратуры. В течение цикла накоплени информаци записываетс в первый или второй промежуточные тели 6 или 7 в зависимости от состо ни триггера 5, который управл ет их работой через второй 3 и третий 4 элементы И. Считывание накопленной информации из соответствующего промежуточного накопител 6 или 7 осуществл етс через элемент ИЛИ 8 в следующем цикле накоплени в течение действи сигнала огибающей передаваемых пакетов по сигналу с первого элемента И 2. Благодар тому, что фаза цикла накоплени непосредственно не св зана с

сигналом огибающей передаваемых пакетов , обеспечиваетс значительна свобода в выборе пакетов при организации св зи. На приемной стороне сигнал цикла счи- тывани вырабатываетс аналогично сигналу цикла накоплени в компрессоре. Запись в первый 11 или второй 12 про.межуточ- ный накопитель в зависимости от состо ни триггера 13, управл ющего их работой через первый 14 и второй 15 элементы И, осуществл етс в течение сигнала огибающей принимаемых пакетов, которые могут поступать на вход соответствующего промежуточного накопител 11 или 12 экспандера в любой момент времени, пока из

0

копленной информации.

Считывание информации на приемной стороне с первого 11 и второго 12 промежуточных накопителей производитс через элемент ИЛИ 18.

Claims

Формула изобретени

5

Устройство временного компандирова- ни дл систем св зи с многостанционным

5 доступом, содержащее на передающей стороне блок фазовой автогюдстройки частоты, первый, второй и третий элементы И, триггер и первый и второй промежуточные па- копител.и, выходы которых подключены со- ответствеппо к первому и второму входам

0 элемента ИЛИ,, тактовые входы первого и второго промежуточных накопителей объединены и подключены к выходу первого элемента И, первый вход которого соединен с первыми входами второго и третьего элементов И, вторые входы которых со дийены с входами записи соответственно второго и первого промежуточных накопителей и подключены соответственно к инверсному и пр мому входам триггера, а выходы второго и третьего эле.ментов И подключены к

0 входам считывани соответственпо первого и второго промежуточных накопителей, первые и вторые инфор.мационные входы которых объединены, а на приемной стороне - первый и второй промежуточные накопители , выходы которых подключены соответственно к первому и второму входам элемента ИЛИ, а также триггер, пр мой и инверсный выходы которого подключены к первым с ходам соответственно первого и второго элементов И и к входам считыва0 ни соответственно второго и первого промежуточных накопителей, входы записи которых подключены к выходам соответственно второго и первого элементов И, вторые входы которых объединены, при этом тактовые , первые и вторые информационные

5 входы первого и второго промежуточных накопителей попарно объединены, отличающеес тем, что, с целью повышени пропускной способности путем обеспечени возмож5

1319296

ности произвольного расположени инфор-ным входам счетчика, выход которого io ;

мационных пакетов во временном цикле,ключен к входу блока фазовой гип оп ;,:

на передающей стороне введены преобразо-стройки частоты и к входу трип сра, а на

ватель кода и счетчик, информационныйприемной стороне введены счетчик и преоб

вход которого соединен с вторым входом разователь кода, выходы Koropoi o подк.1К)первого элемента И, при этом выходы пре-чены к установочным входлм смотчика, выобразовател кода подключены к установоч-ход которого соединен с входом триггера.