SU1317447A1 - Система коммутации - Google Patents

Система коммутации Download PDF

Info

Publication number
SU1317447A1
SU1317447A1 SU853930459A SU3930459A SU1317447A1 SU 1317447 A1 SU1317447 A1 SU 1317447A1 SU 853930459 A SU853930459 A SU 853930459A SU 3930459 A SU3930459 A SU 3930459A SU 1317447 A1 SU1317447 A1 SU 1317447A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
switch
information
Prior art date
Application number
SU853930459A
Other languages
English (en)
Inventor
Сергей Петрович Полковников
Евгений Иванович Петров
Анатолий Карпович Гонтарь
Валерий Алимджанович Нураев
Original Assignee
Военная Краснознаменная академия связи им.С.М.Буденного
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военная Краснознаменная академия связи им.С.М.Буденного filed Critical Военная Краснознаменная академия связи им.С.М.Буденного
Priority to SU853930459A priority Critical patent/SU1317447A1/ru
Application granted granted Critical
Publication of SU1317447A1 publication Critical patent/SU1317447A1/ru

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

Изобретение относитс  к вычислительной технике. Цепь изобретени  - уменьшение времени восстановлени . Система коммутаций содержит коммутаторы 1, св занные информационными шинами между собой и с абонентами 2, устройства 4 управлени  обменом, соединенные с коммутаторами 1 лини ми управлени . Сущность изобретени  состоит во введении первого и второго коммутаторов 15 и 14 и блока 12 посто нной пам ти, в котором хран тс  коды обходных маршрутов дл  каждой информационной шины на случай ее отказа . Св зи второго коммутатора 14 с устройствами 4 управлени  обменом позвол ют скорректировать код назначенного маршрута, если в нем предполагаетс  использование отказавшей шины . 11 ил., 2 табл. а 9 (Л 00 4 4;:

Description

113
Изобретение относитс  к вычислительной технике и может быть использовано при построении систем обмена информацией межДу ЭВМ или функциональными модул ми многопроцессорных вычислительных комплексов. Цель изобретени  - уменьшение времени восстановлени  системы.
На фиг, 1 представлена структурна  схема системы коммутации; на фиг. 2 - схема устройства управлени  обменом; на фиг, 3 - схема второй группы элементов Н; на фиг, 4 - схема блока модификации маршрута; на фиг,. 5 - схема регистра обхода; на фиг, 6 - схема сравнени ; на фиг. 7 - схема блока управлени  коммутатором; на фиг. 8 - схема коммутатора; на фиг. 9 - схема блока контрол ; на фиг. 10 - схема первого коммутатора; на фиг. 11 - схема второго коммутатора.
Система коммутации (фиг„ 1) содержит N коммутаторов 1, соединенных . между собой и с N абонентами 2 информационными шинами 3, N устройств 4 управлени  обменом, подключенных к лини м 5 управлени  и соединенных между собой линией 6 опроса. Каждый абонент 2 соединен с устройством 4 управлени  обменом линией 7 запроса
на обмен и адресйой пшной 8.
Линии 5 управлени  подключены к блокам 9 управлени  коммутаторами 1. Управл ющие выходы блоков 9 св заны с коммутаторами 1. Блоки 10 контрол  входами подключены к информационным шинам, а выходами - к лини м 11 индикации , отказа, которые подключешз ко всем устройствам 4 управлени  обменом .
Блок 12 посто нной пам ти выходом 13 подключен к второму коммутатору 14, а лини ми 16 выборки - к первому коммутатору 15.-
Первый коммутатор 15 соединен с вторым коммутатором 14 лини ми 17. стробировани , а с устройствами управлени  обменом - лини ми 18 адреса Второй коммутатор 14 кодов обхода подключен к выходу 13 блока 12 посто нной пам ти и лини ми 19 кода об обхода соединен с устройствами 4 управлени  обменом.
Блок 20 опроса включен в разрыв линии 6 опроса и выходом соединен с входом 21 синхронизации первого коммутатора 15.
72
Коммутаторы 1 предназначены дл  соединени  информационных шин 3, которые последовательно вход  в маршрут , позвол ют абонентам 2 производить обмен данными. Устройства 4 управлени  обменом служат дл  возбуждени  определенных линий 5, кажда  из которых соответствует одной информационной шине 3. Число линий 5
равно Q - числу шин 3. Лини  6 опроса позвол ет передавать импульс, во врем  которого может сработать устройство 4 и в соответствии с сигналом на линии 7 запроса, а также с
адресом запрашиваемого абонента на адресной шине 8 возбудить определенные линии 5. Блок 9 управлени  коммутатором при возбуждении линий 5 и 5 формирует управл ющий сигнал на
соединение коммутатором информационных шин 3 и З .
Блоки 10 контрол  служат дл  фиксации отказа информационных шин 3, а линии 11 индикации отказа - дл  передачи информации об отказе шин.З в устройство 4 управлени  обменом,
В блоке 12 посто нной пам ти хран тс  позиционные коды обходных маршрутов дл  каждой информационной шины 3 на случай ее отказа (табл. 1).
Например (фиг. 1), при отказе информационной шины 3 код из четвертой  чейки блока посто нной пам ти определ ет маршрут обхода с использованием информационных шин 3 . и 3. Код обхода с выхода 13 вьщаетс  в коммутатор 14. Первый коммутатор15 предназначен дд  вьщачи по лини м 16 выборки номеров отказавших шин 3 в
блок 12 посто нной пам ти и дл  синхронизации второго коммутатора 14 кодов обхода с помощью линий 17 стробировани . Номер отказавшей шины 3 поступает в первый коммутатор 15 по
лини м 18 адреса. Линии 19 служат дл  передачи кода обхода из второго коммутатора 14 в устройство 4 управлени  обменом.
Блок 20 опроса предназначен дл 
формировани  импульса на линии 6 опроса при включении системы,
Т а б л и ц а 1
Номера информационных шин I I 2 з 4 5 б 7 s P
i.J1L111I
000000000 000000000
Продолжение табл.1
Номера информационных шин
0000 0001 0001
1 О
1
1000 1000 0000
Цепь, св зьгеающа  выход блока 20 с входом 21 синхронизации первого 20 коммутатора I5, служит дл  обеспечени  синхронной работы устройств 4 управлени  обменом и второго коммутатора 14,
Устройство 4 управлени  обменом 25 (фиг. 2) содержит блок 22 пам ти маршрутов , регистр 24 обхода, узел 25 модификации маршрута, схему 26 сравнени , элемент 27 задержки, первую
28 и вторую 23 группы элементов И, элемент И 29 и триггер 30.
Входы блока 22 пам ти подключены к адресной шине 8, а выходы соединены с входами второй группы элементов И 23 и блока 25 модификации маршрута . Первые входы второй группы элементов И 23 подключены к лини м 11 индикации отказа, а выходы - к входам узла 25 и к лини м 18 адреса. Третьи входы узла 25 соединены с выходами регистра 24, а выходы - с входами группы элементов И 28 и схемы 26 сравнени .
Входь регистра 24 подключены к лини м.19 кода обхода, а инверсный вход установки в О соединен с инверсным входом установки в О триггера 30, с входом элемента 29 и с линией 7 запроса. Вторые входы схемы 26 сравнени  подключены к лини м 5 управлени , а выход -. к второму входу элемента И 29, третий вход которого св ;зан с входом линии 6 опроса и с входом элемента 27 задержки. Выход элемента И 29 соединен с установочны входом триггера 30, выход которого подключен к второму входу первой группы элементов И 28, выход которых
соединен по схеме ЮНТАЖНОЕ ИЛИ с лини ми 5 управлени . Выход элемента 28 задержки подключен к продолжению линии 6 опроса.
Блок 22 пам ти имеет (N-1)  чейку и хранит коды маршрутов от данного абонента 2 ко всем остальным абонентам-адресатам 2 (табл. 2)..
Таблица 2
1 10010000...
101001000...
5 0
5
0
5
0
5
В табл. 2 представлено содержимое блока 22 в устройстве 4 управлени  обменом - коды маршрутов от абонента 2 ко всем остальным абонентам. Единица в J-й позиции k-й  чейки указывает , что информационна  -шина З входит в маршрут от абонента 2 к абоненту 2 . Например, от абонента 2 к абоненту 2 маршрут включает информационные шины 3 , 3 и (фиг. 1).
Втора  группа элементов И 23 позвол ет вы вить, входит ли в маршрут, определенный в блоке 22, отказавша  информационна  шина 3. Если такой факт имеет место, то втора  группа элементов И 23 выдает позиционный код ее номера с целью обращени  к
первому коммутатору (по лини м 18 адреса ) и с целью последующего исключени  ее из маршрута. Регистр 24 служит дл  хранени  кода обхода отказавшей шины 3 На врем  обмена данными между абонентами.
Узел 25 модификации маршрута предназначен дл  корректировани  кода маршрута, считанного из блока 22. Корректирование производитс  с учетом кода маршрута обхода из регистра 24 и номера отказавшей шины 3 из .второй группы элементов И 23.
Схема 26 сравнени  позвол ет определить , свободны ли все шины 3, которые необходимо захватить в марш513
рут. Элемент 27 задерживает импульсГ опроса в линии 6 на врем  переходных процессов в устройствах при установлении соединени  между абонентами. Перва  группа элементов И 28 дл  синхронной выдачи кода маршрута rta линии 5 управлени .
Синхронизацию захвата маршрута обеспечивает элемент И 29, который устанавливает в 1 триггер 30 При выполнении следующих условий: наличие разрешени  от схемы 26 сравнени  (все информационные шины маршрута свободны), наличие сигнала на линии 7 и по вление сигнала на линии 6 опроса . Триггер 30 управл ет первой группой элементов И 28.
Подключение линии 7 запроса к установочным в О входам регистра 24 и триггера 30 позвол ет при сн тии сигнала на линии 7 прекратить вьщачу кода маршрута на линии 5 управлени  и подготовить к последующей работе.
Втора  группа элементов И 23 (фиг. 3) содержит Q элементов И 31. Первые входы элементов И 31 образуют первые входы узла, подключенные к лини м 11 индикации отказов информационых шин 3. Вторые входы элементов И И 31  вл ютс  вторыми входами узла и подключены к выходам блока 22 маршрутов .. Сигнал 1 на выходе элемента И 31 по вл етс  в случае отказа j-й информационной шины 3 и необходимости использовани  ее в маршруте. Выходы элементов И 31  вл ютс  выходами узла .
. Узел 25 модификации маршрута (фиг. 4) содержит О элементов И 32 и столько же элементов 33 сложени  .по модулю два. Каждый j-й выход узла 23 служит дл  блокировки сигнала с j-ro выхода блока 22 пам ти маршрутов поэтому указанные выходы объедин ютс  соответствующим элементом И 32, причем выход уэла 23 подключаетс  к нему через инвертор. Выход каждого зле- менТа И 32 вместе с соответствующим выходом регистра 24 подключаетс  к сумматору 33 по модулю два, выход ко торого  вл етс  выходом узла 25., Использование именно сумматора 33 по модулю два объ сн етс  так. Если на некоторый элемент 33 поступает одновременно две единицы - с выхода элемента 32 и из регистра 24, то эт означает, что в маршруте, указанном в блоке 22, и в коде обходного мар
76
шрута из регистра 24 определена необходимость использовать одну и ту же информационную шину 3. Такой случай возможен, когда, например
(фиг. 1), в маршруту из блока 22 указаны информационные шины 3, 3, 3, 3, а дл  обхода шины 3 в случае ее отказа в блоке 12 посто нной пам ти указаны шины 3 и 3. Скорректированный маршрут будет включать шины 3 3, 3(передача в одну сторону) 3 (передача в противоположную сторону ), 3. Петлю по шине 3 целесообразно исключить, что и обеспечивает
элемент 33, формиру  в рассматриваемом случае на своем выходе О.
Регистр 24 (фиг. 5) содержит Q триггеров 34. Информационные входы регистра  вл ютс  входами установки
в 1 триггеров. Вход установки регистра 24 в О  вл етс  установочным в нуль входом каждого триггера.
Схема 26 сравнени  (фиг. 6) содержит Q элементов И 35 и элемент ИЛИНЕ 36. Первые и вторые входы элементов И 35  вл ютс  первыми и вторыми входами схемы 26 сравнени , а выходы соединены с входами элемента ИЛИ- НЕ 36, формирующего результат сравнени . Схема 26 сравнивает код маршрута , сформированньй в узле 25 модификации маршрута, с кодом состо ни  линий 5, отражаюш 1м зан тость шин 3. 1 на выходе схемы по вл етс  только
в том случае, если на выходе 5сех элементов И 35 - нуль. Такое состо ние возможно, когда шина, вход ш;а  в сформированный маршрут, свободна (О на соответствующей линии 5) или
ш:ина, пусть даже зан та , не входит в данный маршрут (на соответствующем выходе узла 25 .- О).
Блок 9 управлени  коммутатором (фиг. 7) содержит R элементов И 37 с
пр мыми и инверсными входами. Максимальное значение R определ етс  числом всех возможных комбинаций по установлению соединений соответствую- шим коммутатором 1, к которо подключено f информационных шин 3, где Ср. Линии 5 управлени , которые отображают зан тость подключенных к коммутатору 1 шин 3, попарно (i, j) соединены с пр мь ми входами элементов
и 37. Инверсные входы элементов И 37 подключены к выходам тех из оставшихс  элементов И 37, к которым подключены i-  или j-  линии 5 управлени .
71
Таким образом, по вление единиц на паре линий 5 , 5 обеспечивает срабатывание только одного элемента И 37 и соединение шин 3 и 3J в коммутаторе 1. Поэтому в последующем разрешаетс  соединение в коммутатор другой пары шин () и блокируетс  соединение между собой шин, принадлежащих разным маршрутам {З с 3 и с 3 3) с З и с ЗО.
Коммутатор 1, изображенный на фиг. 8 дл  случа  трех (р) одноразр дных информационных шин 3, содержит шесть ( р(Р-1) - в общем случае элементов И 38 и три (р) элемента ШШ 39. Управл ющие сигналы от блок 9 обеспечивают коммутацию соответствующих шин 3.
Блок 10 контрол  (фиг. 9) содержит два идентичных узла (БК1 и БК2) каждый из которых фиксирует факт отказа линий информационной шины 3, предназначенных дл  передачи данных в одном из двух направлений.
Блок 10 контрол  содержит сумматор 40 по модулю два, триггер 41, генератор 42 одиночных импульсов, элемент ИЛИ 43, элемент ИЛИ 44 и подключен к цепи 45 локализации отказа , введенной в состав линий шины 3. С целью контрол  в состав информационной шины 3, кроме информационных линий, включена лини  контрольнго по нечетности разр да, формируе
мого абонентом-инициатором. Сумматор 35 24 и временем модификации маршрута
40 по модулю два служит дл  обнаружени  отказа. Если число единиц в коде передаваемом по информационным лини м и по линии контрольного разр да, окажетс  четным, то на инверсном выходе сумматора 40 по витс  1. Указанный выход подключен к входу установки в 1 триггера .41, фикси- рующего факт отказа. Генератор 42 одиночных импульсов подключен к входу уЬтановки в О триггера 41 дл  перевода его в исходное состо ние. Пр мой выход триггера 41 подключен к элементу ИЛИ 43, включенному в разрьш цепи 45 локализации отказа. Цепь 45 введена в состав линий ин- формационных шин 3 с целью фиксации места возникновени  отказа с точностью до одной информационной шины 3. В случае отсутстви  цепи 45 отказ одной информационной шины 3 вызьгоа- ет срабатывание не только этого блока
10, но и других блоков 10, 10
10
и т. д., подключенных к информационным шинам 3 , 3f , вход щих в проложенный маршрут. При этом последующие блоки контрол  зафиксируют не отказ, а факт передачи искаженного в шине 3 кода. Цепь 45 подключена к входу установки в О триггера 41, Такое подключение позвол ет сбросить в О триггеры 41 в блоках 10, и т.д. посредством распростране5
0
5
0
ни  сигнала по. цепи 45 из блока 10 вдоль установленного маршрут.а через промежуточные коммутаторы 1. Таким образом, только в триггере 41 блока 10 сохранитс  1 и будет локализован отказ единственной шины З .
Первый коммутатор 15 (фиг. 10) содержит N элементов 46 задержки и мультиплексор 47. Элементы 46 задержки включены последовательно. Каждый элемент 46 задержки имеет импульсный (подключенный к входу следующего элемента 46 задержки) и потенциальный выходы. Запуск первого коммутатора 15 осуществл етс  импульсом с входа 21 синхронизации. . Элемент 46 задержки обеспечивает задержку импульса на врем , достаточное дл  формировани  кода обходного маршрута. Оно определ етс  временем задержки сигнала во втором коммутаторе 14, временем считывани  информации из блока 12 посто нной пам ти, временем приема информации в регистр
5
О 0 5
в узле 15. При этом врем  задержки в элементе 46 должно быть не больше времени задержки импульса опроса в элементе 27 устройства 4 управлени  обменом. Мультиплексор 47 представл ет собой (N Q)-разр дный по входу и Q-разр дный по выходу коммутатор. При этом управл ющие входы V ,..,V мультиплексора 47 подключены к пот тенциальным выходам элементов 46 задержки , а информационные входы - к лини м 18 адреса. Подключение цепей 17 управлени  к элементам 46 и 47 осуществл етс  следуюшзим образом: цепь 17 подключена к потенциальному выходу элемента 46 и к входу
V,4. а цепь
элемента 4Ь и к входу V, мультиплексора 47. Этим достигаетс  формирование обходного маршрута в устройстве 4 управлени  обменом до прихода импульса опроса по линии 6 в это
47 (i 1, N-1),
мультиплексора
17 - к потенциальному выходу 46 и к входу V,
913
устройство. Выходы мультиплексора. 47 подключены к лини м 16 выборки.
Второй коммутатор 14 (фиг. П) содержит N групп элементов И 48 по Q элементов в каждой. Первые входы элементов i-й группы подключены к линии а вторые входы из каждой группы - к выходу 13. Выходами второго коммутатора 14  вл ютс  выходы элементов И 48, соединенные с лини ми 19 кода обхода.
Система коммутации функционирует следующим образом.
В исходном состо нии в блок 22 пам ти маршрутов каждого устройства 4 управлени  обменом занос тс  коды назначенных маршрутов от абонента 2 к остальным абонентам, а в блок 12 посто нной.пам ти - коды маршрутов обхода дл  каждой из информационных шин 3. От блока 20 опроса производитс  запуск системы, и по линии 6 от устройства 4 к соседнему устройству 4 начинает передаватьс  сигнал, разрешающий устанавливать соединение по запросам абонентов 2.
Аналогичный сигнал начинает передаватьс  по цепочке элементов 46 задержки в первом коммутаторе 15. Сигнал в первом коммутаторе I5 опережает сигнал опроси в блоке 4. В случае отказа шины 3 этим обеспечиваетс  подготовка обходного маршрута в блоке 4 до прихода импульса опроса по линии 6.
Дл  организации обмена абонент- инициатор 2 выдает в устройство 4 по адресной шине 8 адрес искомого абонента , а по линии 7 - запрос на обмен . По адресу из блока 22 пам ти считываетс  код маршрута между абонентами . Во второй группе элементов И 23 осуществл етс  проверка, вход т ли отказавшие шины 3 в этот маршрут. Если такой факт будет установлен, то от второй группы элементов И 23 позиционный код неисправньпс шин 3 по .лини м 18 адреса передаетс  в первый коммутатор 15. Там мультиплексор 47 производит выдачу этого кода на лини 16 выборки. Из блока 12 посто нной пам ти считываетс  код обхода отказавших щин 3, который через второй коммутатор 14 по сигналу на линии 17 стробировани  выдаетс  по лини м 19 кода обхода в запросившее устройство 4 управлени  обменом.
O
5
7447
0
5
0
10
В устройстве 4 управлени  обменом код обхода заноситс  в регистр 24 и с его выходов подаетс  на узел 25 модификации маршрута. В узле 25 осуществл етс  блокировка сигналов из блока 22 пам ти,-соответствующих отказавшим шинам 3, и наложение кода обхода из регистра 24 на код маршрута . Сформированный таким образом код нового маршрута подаетс  на схему 26 сравнени , в которой определ етс  возможность его захвата, т. е. устанавливаетс  факт незан тости всех вход щих в новый маршрут шин 3. С приходом по линии 6 опроса разрешающего сигнала осуществл етс  захват маршрута - устанавливаетс  в 1 триггер 30 и на лини х 5 управлени , соответствуюпщх захватываемым шинам 3, по вл ютс  логические единицы. В результате срабатывают блоки 9 управлени  теми коммутаторами 1, кото- рые должны соединить захватываемые шины. Коммутаторы 1 производ т требуемые соединени , I.
После обмена абонент-инициатор 2
снимает запрос на обмен на линии 7, что приводит к установке в О триггера 30 и сбросу регистра 24. Установка в О триггера 30 приводит к
по влению логических нулей на лини х 5 управлени , поддерживающих соединение шин 3 маршрута. Как следствие, по вл ютс  нули на выходах блоков 9 управлени  коммутаторами, и соединение в коммутаторах 1 разрушаетс . Если с приходом по линии 6 опроса разрешающего сигнала зан т хот  бы одна шина 3 сформированного маршрута, то триггер 30 в 1 не устанавливаетс  и соединени  абонентов не произойдет .

Claims (1)

  1. Формула изобретени 
    Система коммутации, содержаща  л коммутаторов, м блоков управлени  коммутаторами, N устройств управле- ни  обменом, Q блоков контрол  информационных шин, блок опроса, причем m информационных входов-выходов всех коммутаторов (N m : Q)  вл ютс  соответствующими информационными входами-выходами системы, подключаемыми к абонентам, остальные (Q-ш) информационных входов-выходов коммутаторов соединены между собой, вход адреса и вход запроса п-го устройст111
    ва управлени  обменом (п l,.o,,N)  вл ютс  п-ми входами адреса и запроса системы от п-го абонента соответственно , входы-выходы управлени  N блоков управлени  обменом поразр дно объединены и подключены через шину управлени  к входам А блоков управлени  коммутаторами, выходы которых соединены с управл ющими входами М коммутаторов соответственно, информационные входы блоков контрол  подключены к соответствующим информационным шинам системы, выход и вход блока опроса подключены к входу опроса первого и выходу опроса N-ro устройств .управлени  обменом соот- ветственно, выход опроса К-го (К 1, N-1) устройства управлени  обменом подключен к входу опроса К+1-го устройства зшравлени  обменом, причем устройство управлени  обменом содержит блок пам ти маршрутов, первую группу элементов И, схему срав- нени , элемент И, триггер, элемент задержки, при этом вход адреса устройства управлени  обменом подключен к адресному входу блока пам ти маршрута , а вход запроса подключен к первому входу элемента И и к инверсному входу сброса триггера, вход опроса устройства управлени  обменом соединен с вторым входом элемента И и через элемент задержки - с выходом опроса устройства управлени  обменом, выход элемента И подключен к входу установки триггера, выход триггера подключен к первым входам элементов И первой группы, вторые входы которых соединены с соответствующими разр дами первого информационного входа схемы сравнени , вьгход элементов И первой группы и второй информационный вход схемы сравнени  соединены с входом-выходом управлени  устройства управлени  обменом, отличающа с  тем, что, с целью уменьшени  времени восстановлени  системы, в нее введены блок посто нной пам ти, первый и второй коммутаторы , причем вход синхронизации первого коммутатора подключен к выходу блока опроса, а информационный вход соединен с адресными выходами устройств управлени  обменом, первые выходы первого коммутатора подключе4712
    ны к одноименным входам второго коммутатора , а вторые выходы - к входам адреса блока посто нной пам ти, выход которого подключен к информаци- онному входу второго коммутатора, выходы которого соединены с входами кодов обхода соответствующих устройств управлени  обменом, входы контрол  которых подключены к выходам
    блоков контрол , причем первый коммутатор содержит N элементов задержки и мультиплексор, причем вход пер- , вого элемента задержки  вл етс  входом синхронизации первого коммутатора , импульсный вьпсод К-го элемента задержки подключен к входу К+1-го элемента задержки, потенциальный выход К-го элемента задержки подключен к К+1-му управл нице входу мультиплексора и  вл етс  К-м первым выходом первого коммутатора , потенциальный выход N-ro элемента задержки подключен к первому управл ющему входу мультиплексора и
     вл етс  N-M вторым вьпсодом первого коммутатора, Q. разр дных информационных входов мультиплексора  вл ютс  информационным входом первого коммутатора , а Q-разр дный выход мульти- .
    плексора  вл етс  выходом адреса первого коммутатора, причем в каждое устройство управлени  обменом введены втора  группа элементов И, регистр обхода и блок модификации маршрута,
    причем контрольньш вход устройства управлени  обменом соединен с первым входом элементов И второй группы, выход блока пам ти маршрута подключен к входу маршрута блока модификации
    маршрута и к второму входу второй группы элементов И, выход которой подсоединен к входу адреса отказавшей шины блока модификации маршрута и  вл етс  одноименным выходом устройства управлени  обменом, вход ко- ; да обмена устройства управлени  обменом подсоединен к информационному входу регистра обходного маршрута, вход синхронизации которого подключен к входу запроса устройства управлени  обменом, выход регистра обходного маршрута подключен к входу кода обхода блока модификации маршрута , выход которого подключен к первому
    информационному вход у схемысравнени .
    18
    Отгг.
    фиг.з
    1
    Фиг.
    §
    q)UZ.5
    фиг.В
    37
    7-J
    к.
    ;
    l
    §
    37
    2-3
    J JO
    фиг.1
    фиг. 8
    фиг. ГО
    Фиг. 9
    Составитель А, Ушаков Редактор А. Маковска  Техред В.Кадар Корректор М, Демчик
    Заказ 2425/44 Тираж 672Подписное
    ВНИИПИ Государственного комитета СССР
    по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5
    Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
    сригЛ
SU853930459A 1985-07-12 1985-07-12 Система коммутации SU1317447A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853930459A SU1317447A1 (ru) 1985-07-12 1985-07-12 Система коммутации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853930459A SU1317447A1 (ru) 1985-07-12 1985-07-12 Система коммутации

Publications (1)

Publication Number Publication Date
SU1317447A1 true SU1317447A1 (ru) 1987-06-15

Family

ID=21189535

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853930459A SU1317447A1 (ru) 1985-07-12 1985-07-12 Система коммутации

Country Status (1)

Country Link
SU (1) SU1317447A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1228110, кл. G 06 F 15/16, 1985. Авторское свидетельство СССР № 1272338, кл. G 06 F 15/16, 1986. *

Similar Documents

Publication Publication Date Title
US4128883A (en) Shared busy means in a common bus environment
CA1181512A (en) Digital information switching system
US4402040A (en) Distributed bus arbitration method and apparatus
EP0507044B1 (en) Interprocessor switching network
WO1992005643A1 (en) Modular digital telephone system with fully distributed local switching and control
SU1317447A1 (ru) Система коммутации
JPS62122399A (ja) 分散制御形電子交換システム
US5644570A (en) Arrangement for connecting a computer to a telecommunications network, and a method for bit rate adaptation in this arrangement
SU1403071A1 (ru) Система коммутации
SU1667095A2 (ru) Система коммутации
US4630197A (en) Anti-mutilation circuit for protecting dynamic memory
SU1359783A1 (ru) Система коммутации
SU1411767A1 (ru) Система коммутации
SU1198530A1 (ru) Устройство дл обмена информацией
SU1457643A1 (ru) Мажоритарно-резервированна магистральна модульна вычислительна система
SU1317449A1 (ru) Система коммутации
SU1410047A1 (ru) Система коммутации
SU1262517A1 (ru) Децентрализованна система коммутации с приоритетным обслуживанием
SU1667090A1 (ru) Устройство дл сопр жени ЭВМ с периферийными устройствами
SU1282149A1 (ru) Децентрализованна система коммутации
SU1647596A1 (ru) Система коммутации
SU1228110A1 (ru) Децентрализованна система коммутации
SU1282150A1 (ru) Децентрализованна система коммутации
SU802957A1 (ru) Устройство св зи дл вычислительнойСиСТЕМы
SU1092512A1 (ru) Устройство дл мажоритарного выбора сигналов