SU131551A1 - Exponential voltage to binary converter - Google Patents
Exponential voltage to binary converterInfo
- Publication number
- SU131551A1 SU131551A1 SU651448A SU651448A SU131551A1 SU 131551 A1 SU131551 A1 SU 131551A1 SU 651448 A SU651448 A SU 651448A SU 651448 A SU651448 A SU 651448A SU 131551 A1 SU131551 A1 SU 131551A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- capacitor
- voltage
- output
- amplifier
- binary converter
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
Известны экспоненциальные преобразователи напр жени в двоичный код, содержащие накопительный конденсатор, включенный на вход усилител посто нного тока, ключ, служащий дл периодической зар дки конденсатора, схему вычитани , формирователь пр моугольных импульсов и тактирующий генератор. Недостаток подобных преобразователей состоит в сложности их схемы.Exponential voltage-to-binary converters are known that contain a storage capacitor, an input DC amplifier, a switch for periodically charging a capacitor, a subtraction circuit, a square pulse shaper, and a clock generator. The disadvantage of such converters is the complexity of their circuit.
В описываемом устройстве этот недостаток устранен применением источника опорного напр жени и нуль-органа, чем достигаетс получение кодовой информации в виде обычного двоичного кода, в результате чего упрощаетс схема преобразовател In the device described, this disadvantage is eliminated by using a reference voltage source and a zero-body, which achieves the acquisition of code information in the form of a normal binary code, which results in a simplified converter circuit.
Периодичность повторени тактов кодировани в преобразователе задаетс тактирующим генератором / (см. блок-схему), а число тактов в одном цикле кодировани - делителем частоты импульсов 2. В начале каждого цикла на короткое врем ключ 3 замыкаетс и происходизар д накопительного конденсатора 4 от источника входного напр жени , подключенного к зажимам 5. Конденсатор 4 подключен ко входу усилител 6 посто нного тока.The frequency of repetition of coding cycles in the converter is set by the clocking generator / (see block diagram), and the number of cycles in one coding cycle is divided by the frequency frequency divider 2. At the beginning of each cycle for a short time, key 3 closes and the accumulator capacitor 4 from the input source a voltage connected to terminals 5. A capacitor 4 is connected to the input of a DC amplifier 6.
Вследствие наличи положительной обратной св зи в усилителе нарастание напр жени на конденсаторе 4 происходит по экспоненте Напр жение, полученное па выходе усилител 6, непрерывно сравниваетс посредством нуль-органа 7, подключенного к выходу усилител f с опорным напр жением источника 8. Выход нуль-органа 7 соединен е вентилем 9, через который выход тактирующего генератора 1 св зан со входом формировател 10 пр моугольных импульсов. В свою очередь выход формировател 10 через дозирующий конденсатор II и диод /2 св зан с накопительным конденсатором 4.Due to the presence of positive feedback in the amplifier, the voltage build-up on the capacitor 4 occurs exponentially. The voltage received on the output of the amplifier 6 is continuously compared by means of a zero-organ 7 connected to the output of the amplifier f with the reference voltage of the source 8. The output of the zero-organ 7 is connected by a valve 9 through which the output of the clock generator 1 is connected to the input of the driver 10 rectangular pulses. In turn, the output of the imaging unit 10 through the metering capacitor II and the diode / 2 is connected to the storage capacitor 4.
В тех случа х, когда нуль-орган 7 определит, что разность между напр жением на выходе усилител 6 с напр жением источника 8 полоIn those cases, when the null-organ 7 determines that the difference between the voltage at the output of the amplifier 6 and the source voltage of 8 polo
жительна, происходит отпирание вентил Я и с формировател 10 через дозирующий конденсатор //на конденсатор 4 подаетс импульс. Этот импульс .одновременно вл етс первым импзльсом последовательного двоичного кода.the valve is unlocked, and a pulse 10 is fed from the former 10 through the metering capacitor // to the capacitor 4. This pulse is simultaneously the first impulse of a serial binary code.
Схема дозировани состоит из конденсаторов 4, 11, диода 12 и сопротивлени 13. Емкость дозирующего конденсатора // значительно меньше емкости конденсатора 4. При питании схемы импульсами от формировател 10 конденсатор // зар жаетс через диод 12 и разр жаетс в промежзтках между импульсами через сопротивление 13Предмет изобретени The metering circuit consists of capacitors 4, 11, diode 12 and resistance 13. The capacity of the metering capacitor // is much less than the capacitance of capacitor 4. When supplying the circuit with pulses from the former 10, the capacitor // is charged through diode 12 and discharges in the intervals between the pulses through the resistance 13 of the invention
Экспоненциальный преобразователь напр жени в двоичный код, содержащий накопительный конденсатор, включенный на вход усилител посто нного тока с положительной обратной св зью, обеспечивающей экспоненциальное возрастание напр жени , ключ дл периодической зар дки накопительного конденсатора от источника входного напр жени , схему вычитани из напр жени накопительного конденсатора фиксированных порций напр жени , задаваемых через дозирующий конденсатор , формирователь пр моугольных импульсов и тактирующий генератор , отл и ч а ю щ и тем, что, с целью получени выходного напр жени в виде двоичного кода и упрощени схемы, в нем применен источник опорного напр жени , нуль-орган, ко входам которого подключены выход усилител и источник опорного напр жени , выход нуль-органа соединен с вентилем, через который св заны выход тактирующего генератора и вход формировател пр моугольных импульсов, выход которого соединен через дозирующий конденсатор и диод с накопительным конденсатором.An exponential voltage-to-binary converter that contains a storage capacitor, a DC amplifier with positive feedback to the input, providing an exponential voltage increase, a key for periodically charging the storage capacitor from the input voltage source, a voltage subtraction circuit a capacitor of fixed portions of voltage, set through a metering capacitor, a former pulse shaper, and a clock generator, exc. In order to obtain the output voltage in the form of a binary code and simplify the circuit, it uses a reference voltage source, a null organ, to the inputs of which the output of the amplifier and a voltage source are connected, the output of the null organ is connected with a valve through which the output of the clock generator and the input of the square pulse driver, the output of which is connected through the metering capacitor and the diode to the storage capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU651448A SU131551A1 (en) | 1960-01-20 | 1960-01-20 | Exponential voltage to binary converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU651448A SU131551A1 (en) | 1960-01-20 | 1960-01-20 | Exponential voltage to binary converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU131551A1 true SU131551A1 (en) | 1960-11-30 |
Family
ID=48402620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU651448A SU131551A1 (en) | 1960-01-20 | 1960-01-20 | Exponential voltage to binary converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU131551A1 (en) |
-
1960
- 1960-01-20 SU SU651448A patent/SU131551A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3581116A (en) | Digital controlled step voltage generator | |
SU131551A1 (en) | Exponential voltage to binary converter | |
US3648181A (en) | Pulse generating circuit for producing pulses of amplitude which is a multiple of the amplitude of the source voltage | |
GB981164A (en) | Electronic memory system and switch arrangement therefor | |
SU648149A3 (en) | Thyristor control device | |
SU445163A1 (en) | Variable divider scaler | |
US3155962A (en) | System for representing a time interval by a coded signal | |
SU515268A1 (en) | Pulse converter | |
SU370731A1 (en) | COUNTER OF PULSES IN GREY CODE | |
SU435530A1 (en) | POSSIBLE-PERFORMANCE DEVICE | |
SU413601A1 (en) | ||
SU600614A1 (en) | Single-cycle shift register | |
SU428559A1 (en) | FREQUENCY DIVIDER | |
SU373768A1 (en) | DISCRETE DRIVE | |
SU361462A1 (en) | 8SOYU | |
SU452011A1 (en) | Linear interpolator | |
SU525120A1 (en) | Square root extractor | |
SU624297A1 (en) | Permanent storage | |
SU395853A1 (en) | DEVICE FOR CONSTRUCTION IN THE DEGREE | |
SU480110A1 (en) | Memory device | |
SU434593A1 (en) | FOLLOWING INTEGRATING ANALOG-DIGITAL CONVERTER | |
SU503251A1 (en) | Time-impulse dividing device | |
SU756422A1 (en) | Pulse repetition frequency multiplier | |
SU676989A2 (en) | Integrator | |
SU367563A1 (en) | DEVICE FOR TRANSFERING SERIES OF PULSES |