SU1312608A1 - Устройство дл моделировани системы св зи - Google Patents

Abstract

Изобретение относитс  к снециали: и- рованным вычислите, 1ьнЬ)1м средствам и нред- назначено дл  моделировани  систем св зи. Цель изобретени  расн1ирение функциональных в()(можносге1( за счет моделировани  нроцесса кодировани  сообн1ений нередачи и.х условны.х номеров. УстройстЕИ) восн|)оизводит работу системы св зи, в ко- то|1ой осунич твл етс  выработка сообн1ений., и. кодирование путем присвоени  условного )a сообщению, вход н1ему в ансамб, 1Ь сисна.юв, 11од, 1ежани1х кодированию, передача кодированных сообшени) но Kaiia,iy св зн с помехами, нрием закодиро а11ных 1-о()б11им1И11 и их декодирование на приемной стороне, ( татистичеекие характеристики системы онреде, 1 ютс  по числу срабатываний отде,1ьны.х элементов устройства. I нл. оо ьо о о 00

Description

l-l;(or)|)ori4iHL относитс  к нычис.титс.чьнсзй li MUihf i технике ен :и1 и может быть ис- |(олы(1намо л.т  моде.тироиини  системы сЕшчи с К релачей сообщений их условными номерами.

Це.чь и порегени  |1ас1ииреиие функциональных вочможностей уст)ойства за счет моделировани  процесса кодировани  сообщений путем передачи их условных номеров .

На че|)теже представ,тена етруктурна  схема устройства.

Устройство ссхчержит счетчик I ненере- данных сообщений, блок 2 индикации, мент И , генератор 4 случайной носледо- вател1 ности имнул1л (1 i;o.iex, первый датчик 5 случайных чнсе.1, первый регистр 6 пам ти, коммутатор 7, блок 8 э.тементов ИЛИ, второй датчик 9 с, 1учайньгх чисе.т, вюрой кмистр К) пам ти, К рвый дeиJпф- ратор 11, пе)вый б/кзк 12 пам ти, п тый )е- гисг) 13 пам ти, вт(рой дешифратор 14. второй б,к)к 15 пам ти, четвертый регистр 16 пам ти, блок 17 сравнени , б,1()к 18 элемен- r(jB задержки, Т)егий нписгр 19 пам ти, счетчик 20 чис,та помех, ечетчик 21 нравиль- 40 прин тых сооб|;1ений, счетчик 22 нере- да1 аемых сообщений, но/итежащих нередаче, третий ()рат()р 23.

(лдиесгвует ue, р д устройств д,т  пе|1С Дачи ин(|)ормацин, н которых из всего .множества возможных сиг налов 2, где М - .1ьиое число, оп|)едел Ю1цее число раз|1 .1ов в передаваемом сообп1е11ии (длину кодограммы), иснсхтьзуетс  ограниченное подмпожесгио сигна,тов 2, г де Л натура .чьпое чис,1о (, определ ющее число )а1 1 дов в ус,товном поме|)е сообп1,ени .

При Л. в(.)зможр|а реа,тизапи  раз- личны.х снск обов нреоб|1азонани  всего нод- .множесл ва исно,ть.ием1)1х сигналов д,т  сжати  потока передаваемых данных. Например, каждое из сообщений, под,тежан1ее передаче, может передаватьс  своим условны.м но.ме- ром. Передача сообщений их ус, Ювными номерами (в соотпетсгвии с таблицей пере- декодировки, состав,те1П1ой до начала функционировани  системы и известной на irepe- даклпей н приемных сторонах) приводит к сжатию потока передавае.мых данных.

Устройство работает следующим образом.

Перед началом работы устройства чере.ч его установочный вход на установочные входы всех счетчиков поступает управл ю- пи1Й си)1ал, обну,.1 к)П1ий эти счетчики. Кро- .ме гого, опе)ат ор ст)ойсгиа в соответствии с имек)П1ейс  у нет таб,|ипей преобразовани  записывает в б,1оки 12 и 15 пам ти код1)1 преобразовани . В блок 12 пам ти за 11сьпи1клс  .ii.i условпьгч 1юме|)ов сообщений , а в б,1ок 15 пам ти .записываютс  Ko.uii сообпц ний, соответствующие с,1овнь1м п.ли рам лих сообщений.

.Л /-)а (р дный код случайного числа с вы- xo.ia .1атчика 9 поступает на вход регистра 10 i 0 имиру  код передаваемого сообц;еии .

0

5

0

5

0

5

0

5

0

5

Рег иетр К) предназначен дл  оперативного хранени  передаваемого кода. С выхода ре|-истра 10 код поступает на вход блока 18 элементов задержки и на вх(.)Д дешифратора 1 1.

Первый дещи(.1)а гор I 1  вл етс  форми- рователе.м сигналов чтени  дл  блока 12 пам ти. Дл  деп1И()))атора 1 1 код сообщени   вл етс  кодом адреса, в соответствии с которым ден1ифратор 1 1 В1 1рабатывает сигна- .ты управ.тени  чтением, поступающие на входы блока 12 пам ти. Из блока 12 там ти считываетс  условный нс)мер сообщени , код которого посту |аег па входы блока 8 элементов ИЛИ. Нели ностунивший код не относнтс  к выде.1енн().му подмножеству сигналов Л (его ус,1овиый номер отсутствует и б,1оке 12 пам ти), то с выхода дешифратора II на счетный вход счетчика I поступает соотЕН тствующий сигна,.

( вьгхода блока 12 пам ти через блок 8 элементов ИЛИ Л -разр дн1,1Й код поступает на вход регистра 1,3, )ый предназначен д,  оперативног о хранени  поступающего кода. С выхода рег истра 13 код поступает па вход BTOpoi o дегпифратора 14, который вы|)абатывает сигналы управлени  в соответствии с кодом прин того сообщени  (его ус. ювпого номера). Сигна,ты управлени  постунают на вход б.юка 15 пам ти. Из б,тока 15 пам ти считываетс  код восстанов,1ен- ного со(.)б|цепи  (.М-ра.ф дный), который поступает на вход регистра 16. С выхода регистра 16, который предназначен дл  опе- ративногч) хранени  кода восстановленного сообпн ни , код сообпгепи  поступает па вход блока 17 сравнени .

С выхода блока 18 элементов задержки .М-разр дный код исходного сообщени , задержанный на врем  (врем  прохождени  сиг-налов через блоки II, 12, 8, 13, 14 и 15), поступает на вход регистра 19, который предназначен д,т  оперативного хранени  посту- пивп1ег о кода. В момент поступлени  кода в регист) 19 на выходе дещифратора 23 по вл етс  управл ющий сигнал, который поступает на счетный вход счетчика 22 и на вход элемента И 3. С разр дных выходов регистра 19 /И-разр дный опорный код поступает па второй вход блока 17 сравнени . При совпадении кодов, поетупивщих на входы блока 17 сравнени , на выходе последнего по вл етс  управл ющий сигнал, который через элемент И 3 поступает на счетный вход счетчика 21.

Датчик 5 случайных чисел генерирует случайные /(-разр дные коды, которые поступают на входы регистра 6, который предназначен дл  оперативного хранени  посту- пивщего кода. С выхода регистра 6 код поступает па информационный вход татора 7. Генератор 4 случайного потока импу;1ьсов помех в случайные моменты времени генерирует импульсы, поступающие на счетный вход счетчика 20 импульсов и на управл ющий вход коммутатора 7, разреша  прохождение случайных кодов на входы элемента ИЛИ 8. Таким образом, моделируютс  помехи в канале св зи.

Таким образом, на блоке 2 индикации индицируетс  общее количество сообщений, подлежащих передаче (содержимое счетчика 22), количество сообщений, которые не попали (не переданы) в подмножество К (содержимое счетчика 1), количество помех, воздействующих на капал св зи (содержимое счетчика 20) и количество сообщений, правильно прин тых па приемной стороне (содержимое счетчика 21).

Claims (1)

1. Формула изобретени 

   Устройство дл  моделировани  системы св зи, содержапгее счетчик передаваемых сообщений, счетчик непереданных сообщений , счетчик числа помех, счетчик правильно прин тых сообщений, установочные входы всех счетчиков объединены и  вл ютс  установочным входом устройства, а разр дные выходы счетчиков подключены соответственно к информационным входам блока индикации , п ть регистров пам ти, генератор случайной последовательности импульсов помех, блок элементов задержки, блок элементов ИЛИ, блок сравнени , два датчика случайных чисел, выход генератора случайной последовательности импульсов помех соединен со счетным входом счетчика числа помех и управл ющим входом коммутатора, информационные входы которого соединены соответственно с разр дными выходами первого регистра пам ти, разр дные входы которого соединены соответственно с выходами первого датчика случайных чисел, разр дные выходы второго регистра пам ти через блок элементов задержки соединены соответственно с разр дными входами треть5

   его регистра пам ти, разр дные выходы которого и разр дные выходы четвертого регистра пам ти подключены к первой и второй группам информационных входов блока сравнени  соответственно, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет моделировани  процесса передачи кодированных сообщений оно дополнительно содержит три дешифратора , два блока пам ти и элемент И, причем

   0 выходы второго датчика случайных чисел соединены соответственно с разр дными входами второго регистра пам ти, разр дные выходы которого подключены соответственно к информационным входам первого дешифратора, первый выход которого соединен со счетным входом счетчика непереданных сообщений, а группа выходов первого дешифратора подключена соответственно к адресным входам первого блока пам ти, информационные выходы которого и инфор0 мационные выходы коммутатора подключены к входам первой и второй групп блока элементов ИЛИ соответствено, выходы которого соединены соответственно с разр дными входами п того регистра пам ти, разр дные выходы которого подключены соот5 ветственно к информационным входам второго дешифратора, выходы которого подключены соответственно к адресным входам второго блока пам ти, информационные выходы которого соединены соответственно

   - с разр дными входами четвертого регистра пам ти, выход «Равно блока сравнени  соединен с первым входом элемента И, выход которого подключен к счетному входу счетчика правильно прин тых сообщений, а второй вход элемента И и счетный вход счетчика передаваемых сообщений подключены к выхо5 ду третьего дешифратора, входы которого подключены к выходам блока элементов задержки.

   I Чдпктпр с Прка(и Лака;) 1845/49

   Согтавитель В Фукалов

   Техред И. ВересКорректор Г. Рс1летник

   Тираж 673Подписное

   HIIHHII11 Гогуларствснного комитета ССС.Р по делам изобретений и открытий

   I 13035, ; ocKiia, Ж-35, Раушска  наб., д. 4/5 М|)чи водствеппочк чиграфическое предпри тие, г. Ужу ород, ул, Проектиа . 4