SU1309055A1 - Устройство дл моделировани сигнала короткого замыкани - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, а именно к устройствам, моделирующим энергетические системы. Оно может быть использовано дл  проверки приборов определени  местоположени  повреждени  на лини х электропередач. Цель изобре-- тени  - повып1ение точности. Цель достигаетс  введением в устройство элемента 7 задержки , делителей 5, 6, 8 частоты, счетчиков 9, 12, 16 импульсов, блока 19 пам ти , регистров 14, 17, цифроаналоговых преобразователей 11, 15, 18, масштабирующего усилител  21, масштабирующего автотранс- фофрматора 1 и детектора 2. Изобретение позвол ет повысить точность воспроизведени  сигнала короткого замыкани  благодар  исключению методических ограничений на ве личину посто нной времени апериодических составл ющих сигнала, а также учесть осциллирующую составл ющую. 1 ил. ш (Л

Description

Изобретение относитс  к вычислительной ехнике, а именно к устройствам, моделиующим энергетические системы, и может ыть использовано, например, дл  проверки ппаратуры определени  местоположени  повреждени  на лини х электропередач.

Цель изобретени  - повышение точноси воспроизведени  сигнала короткого замыкани .

На чертеже приведена схема устройства л  моделировани  сигнала короткого замыкани .

Устройство содержит масштабирующий автотрансформатор 1, детектор 2, суммаор 3, тактовый генератор 4, первый 5 и второй 6 делители частоты, элемент 7 задержки , третий делитель 8 частоты, третий счетчик 9 импульсов, блок 10 пам ти, третий цифроаналоговый преобразователь (ЦАП) 11, второй счетчик 12 импульсов, мультиплексор 13, второй регистр 14, второй ЦАП 15., первый счетчик 16 импульсов, первый регистр 17, первый ЦАП 18, блок 19 пам ти , умножитель 20, масштабирующий усилитель 21,генератор 22 синусоидальных напр жений , включающий счетчик 9 импульсов, блок 10 пам ти, ЦАП 11.

Устройство дл  моделировани  сигнала короткого замыкани  работает следующим образом.

Устройство генерирует короткого замыкани , который в единицах напр жени  можно представить формулой

UK.,. U,sin{auit + фО + Us, + + иэ,. sin(ffi;2t + ф2),

где Uci - амплитуда сетевой составл юш,ей; w,(f - частота и фаза сетевой составл ющей (ш 2л,, 50 Гц); Us, - опорное напр жение апериодичесской составл ющей;

TI - посто нна  времени апериодической составл ющей;

Т2 - посто нна  времени огибающей осциллирующей составл ющей сигнала;

Usj.- опорное напр жение осциллирующей составл ющей;

W2, ф2 - частота и фаза осциллирующей составл ющей сигнала.

На вход устройства подаетс  синусоидальное напр жение сети, с помощью автотрансформатора 1 устанавливаетс  нужна  амплитуда Uci сетевой составл ющей сигнала , котора  подаетс  на первый вход сумматора 3.

С выхода автотрансформатора 1 сетева  составл юща  подаетс  также на детектор 2, который обеспечивает запуск генератора 4 в нужную фазу -ip, сетевой составл юц 1ей. Перед запуском тактового генератора 4 производитс  начальна  установка параметров генерируемого сигнала в делител х 5,

6 и 8 частоты, счетчиков 9, 12, 16 и ЦАП 11, 15 и 18. В делител х частоты 5, 6 и 8 устанавливаютс  . нужные коэффициенты делени  дл  реализации необходимых времен- ных соотношений сигнала. Коэффициент делени  Кд. делител  5 частоты устанавливаетс  в соответствии о формулой

.

где IT тактова  частота генератора 4;

di -количество дис.кретных отсчетов синуса , записанных в блок 10 пам ти. Коэффициент делени  делител  6 частоты должен устанавливатьс  в соответствии с формулой

Х .-ТГГгде d - количество дискретных отсчетов экспоненты , записанных в блок 19 пам ти дл  интервала времени т (врем  дл  спада функции экспоненты в f раз).

Коэффициент делени  Кдз делител  8 частоты устанавливаетс  в соодветствии с формулой

25

, 0-2

0

В счетчике 9 устанавливаетс  начальное состо ние адреса а в соответствии с формулой

а . 2п

Счетчики-12 и 6, а также регистры 14 и 17 устанавливаютс  на нуль.

Блок 10 пам ти хранит di дискретных значений синусоиды, а блок 19 пам ти - 5 d;) дискретных значений экспоненты. Где da можно определить

da d2(rn2 + - fnl),

1 де Е - количество двоичных разр дов кодов , записанных в блок 19 пам ти.

Диапазоны возможных изменений преобразованных сигналов в ЦАП 11, 15 и 18 устанавливаютс  в соответствии с необходимыми амплитудными соотношени ми генерируемого сигнала. Дл  ЦАП 15 это

5 дл  ЦАП 18 - иэ, Ку, а дл  ЦАП 11 -- условна  единица напр жени , где КУ коэффициент усилени  усилител  21. При использовании умножаюшего ЦАП 11 и умножител  20, на опорный вход умножающего ЦАП подаетс  напр жение с выхода ЦАП 15.

0 После запуска тактового генератора 4 импульсы тактовой частоты т начинают поступать на делители 5 и 6 частоты и через элемент 7 задержки также на делитель 8 частоты. Имнульсы частоты fVKy, попадают на счетчик 9, на выходе которого фор5 мируетс  адрес блока 10 пам ти, с которого считываютс  коды синуса и поступают на вход ЦАП 11. На выходе ЦАП 11 получаем аналоговую величину, соответствующую функции sin (w2i + ф2). Одновременно с этим с выхода делител  б частоты импульсы частоты Гт/Кд попадают на счетчик 12, мультиплексор 13 и регистр 14. Счетчик 12 отрабатывает адрес блока 19 пам ти , по которому должен считыватьс  нужный код экспоненциальной функции, мультиплексор 13 подает этот адрес на вход блока 19 пам ти, с выхода которого код экспоненты попадает на вход регистра 14 и записываетс  по заднему фронту импульса с делител  6 частоты. С регистра 14 код экспоненты попадает на вход ЦАП 15, на выходе которого получаем аналоговую величину котора  перемножаетс  в умножителе 20 с синусоидальной функцией, и на выходе умножител  20 получаем сигнал

)( + фг), который подаетс  на первый вход усилител  21.

Аналогично делителю 6, счетчику 12, регистру 14 и ЦАП 15 работают делитель 8, счетчик 16, регистр 17 и ЦАП 18. Счетчик 16 отрабатывает адрес кода экспоненты , по которому через мультиплексор 13 считываютс  нужные коды с блока 19 пам ти и записываютс  в регистр 17. Дл  избежани  конфликтов при считывании с блока 19 пам ти кодов экспоненты запросы считывани  с делител  8 частоты поступают всегда с задержкой относительно импульсов тактовой частоты, определ емой элементом 7 задержки. Если не поступает импульс с выхода делител  б частоты, мультиплексор 13 всегда подает на вход блока 19 пам ти адрес с выхода счетчика 16. Счетчики 12 и 16 блокируютс  при достижении последнего адреса, по которому записана экспонента, чтобы апериодические составл ющие сигнала генерировались только один раз. ЦАП 18 преобразует в аналоговую форму коды экспоненты с вывода регистра 17,

и сформированный сигнал -

Ку

поступает

на второй вход усилител  21. Усилитель 21 производит суммирование апериодической и осциллирующей составл ющих сигнала и усиливает их дл  приведени  к масщтабу сетевой составл ющей сигнала. На выходе сумматора 3 получаем сигнал,эквивалентный сигналу с линии электропередачи в момент короткого замыкани .

Устройство позвол ет повысить точность воспроизведени  сигнала короткого замыкани , так как посто нные времени апериодических составл ющих сигнала п и Т2 выбираютс  сколь угодно больщими с помощью установки коэффициентов делени  делителей 6 и 8 частоты, кроме того, в устройстве генерируетс  также осциллирующа  составл юща  сигнала короткого замыкани .

Claims (1)

1. Формула изобретени 

   Устройство дл  моделировани  сигнала

   0 короткого замыкани , содержащее тактовый генератор, генератор синусоидальных напр жений , мультиплексор, умножитель и сумматор , выход которого  вл етс  выходом устройства , отличающеес  тем, что, с целью

   повышени  точности моделировани , в него введены элемент задержки, делители частоты , счетчики импульсов, блок пам ти, регистры , цифроаналоговые преобразователи, масщтабирующий усилитель, масштабирующий автотрансформатор и детектор, выход

   0 которого соединен с входом, пуска тактового генератора, выход которого подключен к входам первого и второго делителей частоты и входу элемента задержки, выход которого соединен с входом третьего делител  частоты, выход которого подключен к входу первого счетчика импульсов и к входу разрешени  записи первого регистра, выход которого через первый цифроаналоговый преобразователь соединен с первым входом масштабирующего усилител , выход второго деQ лител  частоты подключен к входу второго счетчика импульсов, к управл ющему входу мультиплексора и к входу разрешени  записи второго регистра, выход которого через второй цифроаналоговый преобразователь соединен с первым входом умножите5

   л , выход которого подключен к второму

   входу масштабирующего усилител , выход которого соединен с первым входом сумматора , выход масштабирующего автотрансформатора подключен к входу детектора и к второму входу сумматора, выход первого делител  частоты соединен с входом пуска генератора синусоидальных напр жений, выход которого подключен к второму входу умножител , выходы первого и второго счетчиков импульсов соединены соответственно с первым и вторым информационными входами мультиплексора, выход которого подключен к адресному входу блока пам ти, выход которого соединен с информационными входами первого и второго регистров, вход масштабирующего автотрансформатора  вл етс  информационным входом устройства.