SU1307528A1 - Способ управлени электроприводом лифта с двухскоростным асинхронным электродвигателем и устройство дл его осуществлени - Google Patents

Description

Изобретение относитс  к электротехнике и может быть использовано при проектировании систем электропривода лифтов и других подъемно- транспортных механизмов, к качеству диаграммы движени  которых и точности останова в заданном месте предъ вл ютс  повышенные требовани , а характер нагрузки и цикличность работы эквивалентен лифтам.

Цель изобретени  - повышение производительности лифта и повьш ение точности его останова.

На фиг. 1 показана схема устройства управлени  электроприводом лифта с двухскоростным асинхронным электродвигателем; на фиг. 2 - схема регул тора частоты враш;ени ; нафиг. 3- схема регул тора приращени  положени ; на фиг. 4 - схема переключающего блока; на фиг, 5 - схема системы импульсно-фазового управлени ; на фиг. 6 - схема распределител  импульсов .

Устройство дл  управлени  электроприводом лифта с двухскоростным асинхронным электродвигателем (фиг. 1) содержит блок 1 обработки входных команд , вторым выходом св занный с пер- вым входом управл ющего блока 2, вторым и третьим входом соединенный соответственно с первым и вторым выходами генератора 3 тактовых импульсов, соединенного третьим, четвертым и п - тым выходами с вторым, третьим и четвертым входами задатчика 4 интенсивности , первый выход которого соединен с первым входом блока 5 синхронизации , первым, вторым и третьим выходами св занного с первым, вторым и тре- .тьим входами регул тора 6 приращени  положени , подключенного первым,вторым и третьим выходами к первому, второму и третьему входам регул тора 7 частоты вращени , первьм выход которого св зан с вторым входом системы 8 импульсно-фазового управлени , соединенной третьим и четвертым выходом соответственно с вторым и третьим входами блока 9 защиты, а третьим и четвертым входом и вторым выходом - с третьим и четвертым выходами и первым входом соответственно переключающего блока 10, св занного п &рвым, вторым и третьим выходами с первым, вторым и третьим входами распределител  11 импульсовj вторым и третьим выходом соединенного с вторым и тре

5

0

5

0 5 0 5 0 5

тьим входами управл емого выпр мите-- л  12, а первым дес тиканальным выходом - с управл ющим дес тиканальным входом тиристорного преобразовател  13, силовой выход которого через двухскоростной асинхронный двигатель 14 св зан с датчиком 15 частоты вращени , второй выход которого подключен к второму входу переключающего блока 10, соединенного п тым входом с третьим входом управл ющего блока 2, третьим входом - с третьим выходом управл ющего блока 2, а четвертым входом - с п тым входом регул тора 7 частоты вращени , четвертым входом регул тора 6 приращени  положени , шестым входом задатчика 4 интенсивности и вторым выходом управл ющего блока 2, первым выходом св занного с первым входом задатчика 4 интенсивности, п тьй вход которого подключен к третьему входу блока 1 обработки входных команд и п тому входу регул тора 6 приращени  положени , авторой выход -к четвертому входу регул тора 7 частоты вращени , вторым выходом соединенного с четвертым входом блока 1 обработки входных команд, восьмым входом- с третьим входом систе1У1ы 8 импульсно-фазового управлени , а шестыми седьмым входами - соответственно с чЬтвертьм и п тым выходам:и блока 5 синхронизации, второй и п тый входы Которого подключены соответственно к п тому и шестому выходам генератора 3 тактовых импульсов , а третий и четвертьй входы - к первому и второму выходам датчика 15 частоты вращени , первый шестика- нальный выход системы 8 импульсно-фазового управлени  соединен с четвертым шестиканальньм входом распределител  11 импульсов 5 а первьй трех- фазньй вход - с силовым входом управл емого выпр мител  12, св занного силовым выходом с обмоткой низшей частоты вращени  асинхронного двигател  14, силовой вход тиристорного преобразовател  13 соединен с силовым входом управл емого вьшр мител  12, ,а дополнительньй выход - с первым входом блока 9 , первый и второй ВЫХОДЫ которого подключены соответственно к второму и третьему входам блока 1 обработки входных команд.

Регул тор 7 частоты вращени  (фиг. 2) содержит блок 16 счетчиков, блок 17 регистров, первьй инвертор

18, мультиплексор 19, первьй ключ 20 второй инвертор 21, интегрирующий усилитель 22, третий ключ 23, суммирующий усилитель 24, пропорциональный усилитель 25 и второй ключ 26. Первый, второй и третий входы блока 16 счетчиков образуют соответственно первый, второй и седьмой входы регул тора 7 частоты вращени , выход блока 16 счетчиков соединен с первым входом блока 17 регистров, второй вход которого подключен к вьгкоду первого инвертора 18, вход которого образует щестой вход регул тора 7 частоты вращени , первый, второй, трети и четвертый выходы блока 17 регистро

соединены соответственно с первым входом цифроаналогового преобразовател  27 и с первым, вторым и третьим входами мультиплексора 19, выход ко- торого образует второй выход регул тора 7 частоты вращени , второй вход цифроаналогового преобразовател  27 образует третий вход регул тора 7 частоты вращени , первые входы интегрирующего и пропорционального усилителей 22 и 25 и первые входы первого и второго ключей 20, 26 обьединены и подключены к выходу цифроаналогового преобразовател  27, входы первого и второго ключей 20, .26 объединены и подключены к выходу второго инвертор 21, вход которого образует восьмой вход регул тора 7 частоты вращени , второй выход первого ключа 20 соединен с вторым входом интегрирующего усилител  22, третий вход которого подключен к первому выходу третьего ключа 23, вход которого образует п тый вход регул тора 7 частоты вращени , выход интегрирующего усилител  22 и второй выход третьего ключа 23 объединены и соединены с первым входом суммирующего усилител  24, второ

выход второго ключа 26 соединен с вторым входом пропорционального усилител  25, выход которого подключен к второму входу суммирующего усилител  24, третий вход и выход которого образуют соответственно четвертый вход и первьй выход регул тора 7 частоты вращени .

Регул тор 6 приращени  положени  (фиг, 3) содержит логический элемент И-НЕ 28, первый инвертор 29, блок 30 коммутатора каналов, второй инвертор 31, первый счетчик 32, третий инвертор 33, второй и третий счетчики 34

и 35, блок 36 цифроаналогового преобразовател , nepBbrfi вход логического элемента PI-HE 28 объединен с первым входом блока 30 коммутатора каналов и образует второй вход регул тора 6 приращени  положени , выход логического элемента И-НЕ 28 через первый инвертор 29 соединен с вторым входом блока 30 коммутатора каналов, третий вход которого объединен с вторым входом лог1-гческого элемента И-НЕ 28 и образует первый вход регул тора 6 приращени  положени , чет- вертьи вход блока 30 коммутатора каналов образует третий вход регул тора 6 приращени  положени , п тый вход блока 30 коммутатора каналов соединен с выходом второго инвертора 31, вход которого образует п тый вход регул тора 6 приращени  положени , первый и второй выходы блока 30

коммутатора каналов соединены соответственно с первым и вторым входом первого счетчика 32 и образуют первый и второй выходы регул тора 6 приращени  положени , первый и второй выходы первого счетчика 32 соединены соответственно с первым и вторым входами второго счетчика 34, первый и второй выходы которого соединены с первым и вторым входами третьего счетчика 35, третьи входы счетчиков 32, 34 и 35 объединены и подключены к выходу третьего инвертора 33, вход которого образует четвертый вход регул тора 6 приращени  положени , выход третьего счетчика 35 и третьи выходы второго и первого счетчиков 34 и 32 соединены соответственно с первым, вторым и третьим входами блока 36 цифроаналогового преобразовател , выход которого образует третий выход регул тора 6 приращени  положени .

Переключающ1ш блок 10 (фиг. 4) содержит первый инвертор 37, вход которого образует четвертый вход переключающего блока 10, а выход соединен с первым входом первого коммутатора 38 каналов, первый, второй, третий, четвертый и ПЯТЬБ входы которого подключены к первым, вторым, третьим, четвертым и п тым входам второго 39 и третьего 40 коммутаторов каналов, подключенных п тыми входами к п тому выходу задатчика 41 режима работы, соединенного первым выходом с ВТОРЫМ входом первой схемы

42 выдержки времени, вторым выходом - с вторым входом второй схемы 43 выдержки времени, а третьим выходом - с вторым входом логического элемента И-НЕ, выход которого подключен к входу второго инвертора 45, выход первого коммутатора 38 каналов соединен с первым входом первой схемы 42 вьщержки времени, четвертый вход которой св зан с выходом второй схемы 43 вьщержки времени, соединенной четвертым входом с выходом первой схемы 42 выдержки времени, третий вход которой образует п тый вход пе- реключащего блока 10 и объединен с третьим входом второй схемы 43 выдержки времени, св занной первым входом с выходом второго коммутатора 39 каналов, второй, третий и четвертый входы которого образуют соответствен- но первьш, второй и третий входы переключающего блока 10, выход третьего коммутатора 40 каналов соединен с первым входом логического элемента 44 И-НЕ, причем первый выход переключа- ющего блока 10 образован выходом первой схемы 42 вьщержки времени, второй - выходом второй схемы 43 вьщержки времени, третий - выходом второго инвертора 45, а четвертый - четверты выходом задатчика 41 режима работы.

Система 8 импульсно-фазового управлени  (фиг, 5) содержит блок 46 переключени  и адаптации, первьш, . второй и третий входы которого обра зуют соответственно второй, четверты и третий входы системы импульсно-фазового управлени , а третий выход соединен с входом блока 47 формирова- НИН знака, подключенного вторым выходом к второму входу блока 48 извлечени  модул , соединенного выходом с вторым входом суммирующего усилител  49, выход которого св зан через управл емый генератор 50 с вторым входом блока 51 счетчиков, подключенног выходом к второму входу блока 52 D- триггеров, первым входом соединенного с входами блока 53 контрол  фази- ровки, блока 54 формировани  импульсов сброса и вторым выходом блока 55 синхронизации, первьш выход которого подключен к входу блока 56 контрол 

напр жени , а первый, второй и третий входа распеделител  1 1 импульсов, объвходы образуют первый трехфазный входединенные вторые входы первой, тресистемы 8 импульсно-фазового управле-тьей и седьмой схем 58, 60 и 64 сов- ни , первьй выход блока 46 переключепадени  образуют шестой канал четвертого шестиканального входа расп

ни  и адаптации соединен с первым

входом суммирующего усилител  4У, второй выход - с первым входом блока 48 извлечени  модул , второй выход блока 55 синхронизации фазных напр жений подключен к первому входу блока 51 счетчиков, а выход блока 54 формировани  импульсов сброса соединен , с третьим входом блока D-тригге- ров 52, причем первый шестиканальньй выход системы 8 импульсно-фазового управлени  образован выходами блока D-триггеров 52, второй выход - первым выходом блока 47 формировани  знака, третий - выходом блока 53 кон- трол  фазировки, а.четвертый - выходом блока 56 контрол  напр жени .

Q

5

5

0

Распределитель 11 импульсов (фиг. 6) содержит генератор 57. промежуточной частоты, дес ть схем 58-67 совпадени , две схемы 68, 69 объединени  и блок 70 импульсных трансформаторов . Первые входы первой и второй схем 58, 59 совпадени  объедине- пы и образуют третий вход распределител  11 импульсов, объединенные первые входы..седьмой, восьмой, дев той , дес той схем 64-67 совпадени  и nepBofi и второй схем 68 и 69 объединени  образуют второй вход распределител  11 импульсов, второй вход первой схемы 68 объединени  образует первый канал четвертого шестиканаль- ного входа распределител  11 импульсов , второй вход - второй канал четвертого шестиканального входа распределител  11 импз льсов, объединенные первые входы третьей, четвертой, п той, шестой схем совпадени  60-63 и третьи входтз первой и второй схем 68 и 69 объединени  образуют первьй вход распределител  11 импульсов, объединенные вторые входы шестой и дес той схем 63 и 67 совпадени  образуют третий канал четвертого шестиканального входа распределител  11 импульсов, объединенные вторые входы п той и дев той схем 62 и 66 совпадени  образуют четвертый канал четвертого шестиканального входа распределител  П импульсов, объединенные вторые Bxojjfj второй, четвертой и восьмой схем 59, 61 и 65 Совпадени  образуют пьтый канал четвертого шестиканального

тьей и седьмой схем 58, 60 и 64 сов-

падени  образуют шестой канал четвертого шестиканального входа расп

делител  11 импульсов, выход генератора 57 промежуточной частоты соединен с третьими входами всех дес ти схем 58-67 совпадени  и с четвертыми входами схем 68, 69 объединени , вы- ходы с первой по дес тую схему 58-67 совпадени  и схем 68 и 69 объединени  подключены соответственно к входам с первого по двенадцатый блока 70 импульсных трансформаторов, первы и второй выходы которого образуют со ответственн о второй и третий выходы распределител  П импульсов, выходы с третьего по двенадцатью блок 70 импульсных трансформаторов образуют первьй дес тиканальный выход распределител  11 импульсов.

Способ управлени  электроприводом лифта с двухскоростным асинхронным электродвигателем осуществл ют следу ющим образом.

В момент растормаживани  двигател  к его валу прикладываетс  момент нагрузки, величина и знак которого . определ ютс  степенью уравновешенности кабинной и противовесной ветви канатов и однозначно определ ютс  величиной груза, наход щегос  в этот момент времени в кабине лифта. При этом в результате растормаживани  весь неуравновешенный груз, ранее удерживающийс  механическим тормозом прикладываетс  к валу двигател , который должен быстро набрать под воздействием системы регулировани  дви- гательньга момент, по величине равный статическому моменту нагрузки, но противоположный ему по знаку При этом, если не принимать специальных мер по уравновешиванию статического момента нагрузки двигательным моментом , кабина лифта начнет движение в сторону, определ емую действием момента нагрузки, а при приложении уп- равл ющего воздействи  в виде оптимальной диаграммы движени  произойдет ее существенное искажение. Введение в начале цикла движени  этапа уравновешивани  позвол ет устранить ис- кажение задаваемой диаграммы движени  и осуществить разгон до установившейс  скорости именно по той диаграмме движени , котора  и задана, т.е. по оптимальной траектории дви- жени . После окончани  разгона движени  на установившейс  скорости осуществл ют не на естественной механической характеристике, статизм которой составл ет как правило около 5% а на регулировочных механических характеристиках , не имеющих статизма, т.е. на которых частота вращени  электродвигател  не зависит от нагрузки . При этом в зависимости от знака момента нагрузки на валу двигател  формируютс  или двигательные моменты по обмотке высшей частоты вращени , или тормозные методом динамического торможени  по обмотке низшей частоты вращени . Такое разделение двигательных и тормозных режимов , по различньм обмоткам двигател  позвол ет существенно снизить потери в статоре двигател  и, следовательно , его нагрев. Основным преимуществом изобретени   вл етс  то, что к точке начала замедлени  кабина лифта подходит всегда на одной и той же скорости не зависимо от момента нагрузки на валу двигател , что позвол ет осуществить процесс замедлени  в заданную точку остановки без корректировки диаграммы движени  на участке замедлени  и осуществл ть процесс замедлени  по заданной оптимальной диаграмме движени  в заданну точку остановки, строго поддержива  заданные оптимальной диаграммой движени  величины ускорени  и рывка, что существенно повьппает комфортные показатели лифта в целом и повьш1ает его производительность в силу отсутстви  в конце диаграммы движени  участка пониженной скорости. Дл  получени  высокой точности останова на участке замедлени  в течение всего времени замедлени  осуществл етс  процесс позиционировани  путем введени  в управл ющее воздействие составл ющей пропорциональной рассогласованию положени  заданного и полу- ченного, т.е. J AVdt, что позвол ет произвести остановку на уровне заданного этажа с точностью не хуже +1 мм без участка пониженной скорости, тем самым повьшга  производительность лифта.

Устройство, реализующее данный способ управлени , функционирует следующим образом.

При получении от системы автоматики лифта команды на движение в ту или иную сторону блок I обработки входных команд вырабатывает на своих вторых выходах соответственную команду Подьем или Спуск, а на первых

130752810

от его величины и знака. По окончании времени уравновешивани  управл ющий

блок

,11

выходах - команду растормаживани  электромеханического тормоза, в результате чего происходит растормажи- вание механической тормозной системы и к валу двигател  14 прикладываетс  момент нагрузки. В результате управл ющий блок 2 выходит из исходного состо ни  и по своему второму выходу переводит регул тор 6 приращени  положени , регул тор 7 частоты вращени fО ходе сигнала задани  частоты вращени 

2 переходит в состо ние диаграмма и, вырабатыва  на своих первых выходах последовательность логических сигналов, управл ет работой задатчика 4 интенсивности, иницииру  по вление на его первом выходе сигнала задани  частоты вращени  fcoi втором выи переключающий блок 10 в рабочее состо ние, однако задатчик 4 интенсивности в это врем  переводитс  в состо ние ожидани  следующей команды от управл ющего блока 2, При этом система регулировани  находитс  в состо нии уравновешивани , и задание частоты вращени  от задатчика 4 интенсивности на вход регул тора 7 частоты вращени  не поступает. С началом вращени  двигател  при его рас- ., тормаживани и с выхода датчика 15 частоты вращени  сигнал обратной св зи по частоте вращени  f , представл ющий собой частотно-импульсный сигнал , через блок 5 синхронизации поступает на второй вход регул тора 6 приращени  положени  и с его третьего выхода в виде аналогового сигнала и.. поступает на третий вход регулйQb-

тора 7 частоты вращени , похшостью определ   поведение системы регулировани  наэтапе уравновешивани . При

и на втором выходе сигнала зада15

НИН ускорени  и. В блоке 5 синхронизации частот происходит разделение во времени частот задани  частоты вращени  f,, и обратной св зи f , а также синхронизаци  с опорной частотой fj, знака направлени  вращени 

«00

sign со . Выходные сигналы f (у f и поступают на регул тор 6 прираще20

25

О

ки , где, с одной стороны осуществл етс  определение рассогласовани  по положению , а с другой - распределение частот задани  и обратной св зи по различным выходам в соответствии с уровн ми логических сигналов П и to . С первого и второго выхода частоты f,

и Г„

и

30

L поступают на первый второй вход регул тора 7 частоты вращени . При этом по каналу fi может

этом по каналу fi .1 -,

поступать как f , так и f в зависимости от уровней сигналов П и со

.аналогично и по каналу f

В регуэтом знак сигнала управле ни  опл торе скорости осуществл етс  определение разности частот задани  и редел етс  логическим сигналом signu 35 обратной св зи по частоте вращени , представл ющим собой знак направлени  вращени  двигател  14, и воздействует н-а систему регулировани  таким образом, чтобы удержать на месте ка40

суммирование с ней сигналов U и U а также преобразование полученной суммы в соответствии с его передаточ ной функцией ПИ-регул тора

бину лифта на этапе уравновешивани  при резком приложении к валу двигател  момента нагрузки. Учитыва , что сигнал Ujjg представл ет собой рассогласование по положению заданного к полученному, т.е..

Wp,,(P) Кр,

+

1

ф . Р - рс 45

Работой цифроаналогового регул тора 7 частоты вращени  управл ет блок 5 синхронизации сигналами с четвертого и п того выхода Fg и F соответственно. Выходной сигнал регу л тора 7 частоты вращени  U|j имеет вид

Kg sign со

соэ

- f,

со ос

/dt,

а также то, что на этапе уравновеши-, вани  сигнал задани  частоты вращени  равен нулю, т.е. fy, О поведение системы регулировани  в период уравновешивани  определ етс  сигналом

:Ар

Kg. sign со

-Q

ОС

. dt

;

что приводит к удержанию кабины лифта на этаже при приложении момента нагрузки к валу двигател  независимо

блок

,11

ходе сигнала задани  частоты вращени 

2 переходит в состо ние диаграмма и, вырабатыва  на своих первых выходах последовательность логических сигналов, управл ет работой задатчика 4 интенсивности, иницииру  по вление на его первом выходе сигнала задани  частоты вращени  fcoi втором и на втором выходе сигнала зада5

НИН ускорени  и. В блоке 5 синхронизации частот происходит разделение во времени частот задани  частоты вращени  f,, и обратной св зи f , а также синхронизаци  с опорной частотой fj, знака направлени  вращени 

«00

sign со . Выходные сигналы f (у f и поступают на регул тор 6 прираще0

5

О

ки , где, с одной стороны осуществл етс  определение рассогласовани  по положению , а с другой - распределение частот задани  и обратной св зи по различным выходам в соответствии с уровн ми логических сигналов П и to . С первого и второго выхода частоты f,

и Г„

и

0

L поступают на первый второй вход регул тора 7 частоты вращени . При этом по каналу fi может

этом по каналу fi .1 -,

поступать как f , так и f в зависимости от уровней сигналов П и со

.аналогично и по каналу f

В регул торе скорости осуществл етс  определение разности частот задани  и обратной св зи по частоте вращени ,

суммирование с ней сигналов U и U а также преобразование полученной суммы в соответствии с его передаточной функцией ПИ-регул тора

Кр,

+

1

ф . Р - рс

Работой цифроаналогового регул тора 7 частоты вращени  управл ет блок 5 синхронизации сигналами с четвертого и п того выхода Fg и F соответственно. Выходной сигнал регул тора 7 частоты вращени  U|j имеет вид

J

U.(t) Upc(t) о

Ua(t)

55

Таким образом, введение на вход регул тора 7 частоты вращени  сигнала и(t), пропорционального заданному ускорению, придает системе регулировани  инвариантность по управл ющему воздействию. Воздейству  на вход системы 8 импульсно-фазового управлени , выходной сигнал Uh регул тора 7 частоты враш.ени  измен ет угол регулировани  (и тиристорами тиристорного преобразовател  13 или управл емого выпр мител  12. Распределитель 11 им пульсов осуществл ет распредел ение импульсов регулировани  в зависимост от состо ни  логических сигналов В,Н и ДТ на своих первом, втором и третьем входах. Работой распределител  11 импульсов управл ет переключающий блок 10, который в сЬункции входных команд sign Uy sign СО и ( создает определенную комбинацию команд В, Н . и ДТ на выходах, при этом на устано- вившейс  скорости и при работе привода с моментом нагрузки, близким к нулю, в зависимости от знака сигнала управлени  sign Uy двигатель 14 переводитс  либо в двигательный режим работы по обмотке высшей частоты врашени  командой В или Н, в зависимости от направлени  движени , либо - в тормозной по обмотке низшей частоты врашени  командой ДТ, обеспечива  при этом равенство скорости заданной и полученной. Управление двигателем 14 в двигательных режимах обеспечиваетс  тиристорным преобразователем 13, выполненным по реверсивной схеме и содержащем 10 тиристорных ключей, а в тормозном - с помошью управл емого вьтр мител  12. В зависимости от режима работы ручной или автоматический переключающий блок 10 формирует на своем четвертом выходе высокий или низкий уровни и тем самым переключает вход системы 8 импульсно-фа- зового управлени  либо к выходу регул тора 7 частоты вращени  в автомати- ческом режиме работы, либо к внутреннему источнику опорного напр жени  в ручном режиме работы. В исходном состо нии логический сигнал а, блоки

рует работу переключающего блока 10. В режиме динамического торможени  переключающий блок 10, воздейству  на восьмой вход регул тора 7 частоты вращени , осуществл ет изменение его параметров, коэффициента передачи и посто нной времени. Блок 9 защиты осуществл ет защиту двигател  и силовых тиристоров от токов короткого замыкани  и перегрузки, воздейству  своим первым выходом на второй вход блока 1 обработки входных команд. При срабатывании защиты система регулировани  автоматически переводитс  в

О 5 0 5 0

5

0

,

исходное состо ние a. При подаче команды на замедление регул тор 6 при- раигени  положени  воздействует на систему регулировани  таким образом, чтобы свести к нулю рассогласование по положению U и тем с.амым в заданную точку без участка пониженной скорости и с высокой точностью.

Регул тор 7 частоты врапени  выполнен в виде циАроаналогового адаптивного ПИ-регул тора. Цифрова  часть регул тора 7 частоты вращени  осуществл ет определение разности частот задани  скорости и обратной св зи по скорости, которые поступают на первый и второй входы регул тора 7 по каналам f( и f на первый и второй вход блока счетчиков 16. На третий вход блока счетчиков 16 поступает тактова  частота Fg , определ юЕ1а  периоды счета импульсов частот f, и f и период обнулени  блока 16. Канал частоты f( поступает на вычитающий вход блока 16 счетчиков, а канал частоты f - на суммирующий вход. В результате этого на вьгходах блока 16 счетчиков за период счета импульсов, определ емый тактовой частотой Fg, накапливаетс  код разности частот задани  и обратной св зи по скорости в двоичном коде. По импульсам второй тактовой частоты F,. этот код перепио

сываетс  в блок 17 регистров. Частоты Fft и Fg сдвинуты по времени друг относительно друга на 180 эл.град., результате чего сначала по частоте Fg происходит запись полученного кода разности частот в блок 17 регистров , а затем по частоте происходит запись полученного кода разности частот в блок 17 регистров, а затем по частоте Fg происходит обнуление блока 16 счетчиков. Затем этот процесс повтор етс . Код разности частот задани  и обратной св зи с первого выхода блока 17 регистров поступает на первьш вход цифроаналого- вого преобразовател  27, на выходе которого образуетс  аналоговый сигнал , пропорциональный разности заданной и полученной частот вращени ,

суммированный с сигналов U, поступающим на второй вход цифроаналого- вого преобразовател  27. Аналогова  часть регул тора 7 частоты вращени 

представл ет собой адаптивный пропорционально-интегральный регул тор, содержащий отдельно интегральную составл ющую , выполненную на интегрирующем усилителе 2, отдельно пропорциональную составл ющую, выполненную на пропорциональном усилителе 25, и суммирующий усилитель 24, на третий вход которого поступает сигнал U, пропорциональный заданному ускорению Изменение в режиме динамического торможени  посто нной времени регул тора 7 частоты вращени  осуществл етс  с помощью ключа 20, а коэффициента передачи - с помощью ключа 26, причем в режиме динамического торможени  происходит замыкание ключей 20 и 26, в результате чего происходит уменьшение посто нной времени и увеличение коэффициента передачи. Ключ 23 осуществл ет щунтирование емкости в обратной- св зи интегрирующего усилител  22 на сто нке лифта с наложенным тормозом, так как при этом происходит размыкание обратной св зи по частоте вращени . При разр де коды с второго, третьего и четвертого выходов блока 17 регистров, поступающие на входы мультиплексора 19, позвол ют контролировать максимальное рассогласование S заданной и полученной скоростей и производить аварийное отключение привода, перевод  систему регулировани  в исходное состо ние.

Регул тор 6 приращени  положени  вьшолнен в виде цифрового инте гриру- ющего регул тора и формирует на выходе сигнал

-+ (f

cOi

-

пол рность которого определ етс  как знаком разницы частот f и f , так и уровн ми логических сигналов И и со . Основной алгоритм работы регул тора 6 приращени  положени  реализован на мультиплексоре, составл ющим блок 30 коммутатора каналов. На его входы поступаю частоты задани , частоты вращени  , обратной св зи по частоте вращени  t.. , сумма частот fl., + f

ц. + f(j , формирующа с  элементами 28 и 29, а также управл ющие сигналы Q и г . Б зависимости от уровней управл ющих сигналов четвертого и п того входов блока 0 коммутатора каналов на его первый и второй выходы поступает та или ина  частота . Частоты с выхода блока 30 коммутатора каналов поступают на входы

первого счетчика 32, на первые вько- ды которого последовательно включены счетчики 34 и 35, причем первые входы счетчиков представл ют собой входы

вычитани , а вторые - суммировани . Таким образом, благодар  тому, что одна из частот поступает на вычитающий вход, а друга  - на суммирующий на выходах счетчиков осуществл етс 

накопление кода разности частот, что по своему принципу соответствует интегрированию разности частот. Обнуление счетчиков производитс  при переходе системы регулировани  в исходное состо ние сигналом а с выхода инвертора 33. Двоичный код с выхода счетчиков поступает на входы блока 36 цифроаналогового преобразовател , на выходе которого образуетс  аналоговый сигнал рассогласовани  положений

Uu5.

Переключаю11щй блок 10 представл ет собой комбинационное логическое устройство, которое в соответствии с заложенными в него алгоритмом по состо нию входных управл ющих сигналов sign Uu sign со и Q „ц формирует выходные координаты В, Н и ДТ. Входной сигнал а, поступающий на первые

входы коммутаторов каналов 38, 39 и I

40, через инвертор 37 блокирует работу коммутаторов в исходном состо нии . В автоматическом режиме работы, определ емом задатчиком 14 режима работы, с его п того выхода логический сигнал поступает на п тые входы коммутаторов каналов 38, 39 и 40 и организует формирование сигналов НА, НА, ДТА в автоматическом режиме в зависимости от состо ни  логических сигналов sign Им, sign оэ и to„в При этом

- u 8П и sign со„ц sign U|j + sign Uy .signO} j

sign lltj- sing co-t-coTie + sign Uj, X sign w Wne .

B ручном режиме работы управление осуществл етс  с помощью кнопок за- датчика 41 режима работы, на выходах ее которого формируютс  команды ручного режим работы ВР, ИР и ДТР. Команды М и В поступают на первый и второй входы схемы 42 выдержки времени, а команды НА и ИР - на аналогичные входы схемы 43 вьщержки времени. На третьи входы схем 42 и 43 вьщержки времени поступает тактова  частота f. 1000 Гц. Назначение схем 42 и 43, выдержки времени - создать задержку на подачу команд В и Н на распределитель 11 импульсов при переключении групп тиристоров дл  исключени  возможности коротких замыканий. Вьщерж- ка времени, формируема  схемами 42 и 43 вьщержки времени составл ет Пмс, что вполне достаточно дл  запирани  тиристоров, выход щих из работы, и не  вл етс  большим с точки зрени  вли ни  на регулировочные характери- стики системы регулировани . Дл  повышени  надежности работы схемы 42 и 43 вьщержки времени сблокированы перекрестными св з ми по своим выходам , т.е„ выходной сигнал Н схемы 43 вьщержки времени подан на четвертый вход схемы 42 вьщержки времени, а его выходной сигнал В подан на чет- вертый вход схемы 43 вьщержки времени . Логические команды ДТА с выхода коммутатора каналов 40 и ДТР с третьего выхода задатчика режима работы 41 поступают на входы логического элемента 44-Ii-HE и через инвертор 45 сформированна  команда ДТ поступает на выход переключающего блока 10.

ДТ ДТА ДТР ДТА + ДТР.

Логическа  команда ДТ не имеет в сво ем канале элементов выдержки времени в силу того, что управление режимом динамического торможени  осуществл етс  от отдельного управл емого выпр мител  12 и отдельной обмоткой двигател  14.

Система 8 импульсно-фазового управлени  выполнена в виде аналого- цифровой системы управлени . На входе системы 8 импульсно-фазового уп- равлени  установлен блок 46 переключени  и адаптации, на входы которого .поступают аналоговый сигнал управлени  Un с выхода регул тора 7 частоты врашени  и логические управл ющие сигналы Режим ИДТ из переключающег блока 10. В соответствии с уровнем логического сигнала Режим блок 4 переключени  и адаптации пропускает на второй выход сигнал управлени  в ручном режиме. С третьего выхода блока 46 переключени  и адаптации сигнал управлени  поступает на блок 47 формировани  знака, на втором выходе

которого формируетс  сигнал sign IL , необходимый дл  работы переключающего блока 10, ас первого выхода анало- . гичный сигнал поступает на первый вход блока 48 извлечени  модул , управл   работой последнего таким образом , что на его выходе всегда формируетс  сигнал, пропорциональный модулю сигнала управлени , т.е. /Им/ поступающий на первьш вход суммирующего усилител  49. С ммируюпщй усилитель 49 осуществл ет ограничение по максимуму и по минимуму сигнала |U(,|.,a также производит изменение величины ограничени  по максимуму в режиме динамического торможени  путе.м воздействи  на второй вход суммирующего усилител  49 сигналом с первого выхода блока 46 переключени  и адаптации , что необходимо при переходе привода от двигательного к тормозному режиму работы. С выхода суммирующего усилител  49 сигнал управлени  поступает на вход управл емого генератора 30, на выходе которого образуетс  частота f (, , обратно пропорпио- нальна  сигналу управлени  на входе, котора  поступает на первый вход блока 51 счетчиков. Блок 51 счетчиков осуп ествл ет подсчет числа импульсов за период синхронизирующего напр жени  каждой из фаз и при по влении логической ед1шицы в старшем разр де по своему первому входу записьгоает эту единицу в блок D-триггеров 52, на выходе которого при этом формируетс  ш- пульс управлени  тиристором с- углом регулировани , определ емого по выражению

N

f. 360

-f

Ч

Синхронизирующие напр жени , поступающие на вторые входы блока 51 счетчиков , на входы блока 54 формировани  импульсов сброса, блока 53 контрол  фазировки и вторые входы блока D-триггеров 52 с второго выхода блока 55 синхронизации фазных напр жений , организуют по вление импульсов на выходах блока D-триггеров 52 под положительной и отрицательной полуволной фазных напр жений фаз А, В и С. Блок 56 контрол  напр тжени  осуществл ет контроль напр жени  сети, и при его снижении более чем на 15% подает в блок 9 защиты команду на отключение . Блок 53 контрол  фазировки

осуществл ет защиту привода от изменени  последовательности фаз и от обрыва любой из фаз питающего напр жени  .

Распределитель 11 импульсов осу- ществл ет распределение импульсов, выработанных системой 8 импульсно-фа зового управлени  между тиристорами тиристорного преобразовател  13 и управл емого выпр мител  12 в зави- симости от входных управл ющих команд В, Н и ДТ. Распределитель 11 импульсов содержит в качестве основных узлов 10 одинаковых схем совпадени  58-67 и две схемы объединени  68 и 69. Из дес ти тиристоров тиристорного преобразовател  13 восемь работают в одном из режимов - либо в режиме Вверх, либо в режиме Вниз. В св зи с этим логические сигналы включени  групп тиристоров В и Н поступают ка сдьт на четыре схемы совпадени , например логический сигнал В - на первые входы схем 64- 67 совпадени , а логический сигнал -

Н - на первые входы схем 60-63 совI

падени . На вторые входы схем 60-67

совпадени  поступают импульсы от системы 8 импульсно-фазового управлени : ы(+В), (Х,(-В), сС(+С), л(-С). .Кажда  схема совпадени  содержит выходной транзистор (в качестве усилител  мощности импульсов), инвертор и логический элемент И-НЕ. Логическа  команда, например, В высоким логичес КИМ уровнем разрешает прохождение импульсов через схему совпадени , а низким уровнем блокирует его работу. Аналогично действуют логические команды Н дл  схем 64-67 совпадени  и ДТ дл  схем 58-59 совпадени . Однако в тиристорном преобразователе 13 имеетс  два тиристора, включенных в фазу А, которые работают как в режиме Вверх, так и в режиме Вниз. В св зи с этим в канале фазы А установлены две схемы 68 и 69 объединени , на входе которой установлен логический элемент 2-2И-ИЛИ-НЕ, на входы которого подаютс  логический элемент сигналы В и Н и импульсы oi () дл  схемы 68 объединени  и oi(-A) дл  схемы 69 объединени . При наличии на одном из входов схем объединени  хот  бы одного логического сигнала В и Н высокого уровн  импульсы oi (- А) И((-А) проход т на выход. Дл  формировани  необходимой мощности импуль

5 0 5

0

0

5

0

5

сов и обеспечени  гальванической разв зки силовых цепей от цепей управлени  на выходе распределител  11 импульсов установлен блок 70 импульсных трансформаторов. С целью уменьшени  габаритов импульсных трансформаторов при формировании широкого импульса используетс  генератор 57 промежуточной частоты, с выхода которого выходна  частота, поступа  на третьи входы всех схем совпадени  и четвертые входы схем объединени , заполн ет широкий управл ющий импульс и высокой несущей частотой.

Положительный эффект от применени  изобретени  получаетс  за счет того, что применение регул тора 7 скорости, регул тора 6 приращени  положени , переключающего блока 10, системы 8 импульсно-фазового управлени  и распределител  11 импульсов позвол ют существенно повысить производительность лифта за счет ликвидации участка пониженной скорости перед остановкой , а также точность остановки кабины лифта на уровне заданного этажа , довед  до величины, не превьшаю- щей + см, независимо от величины и знака момента нагрузки на валу двигател . При этом производительность лифта повышаетс  в среднем на 18%.

Claims (7)

1. Способ управлени  электроприводом лифта с двухскоростным асинхронным электродвигателем, заключающийс  в растормаживании электродвигател , разгоне по заданной диаграмме движени  до установившейс  частоты вращени , движении на установившейс  частоте вращени  при работе электродвигател  на обмотке высшей частоты вращени , замедлении до заданного уровн  и наложении тормоза, о т л и - ч а ю Dt и и с   тем, что, с целью повьплени  производительности лифта и повьш1ении точности его останова одновременно с расмормаживанием электродвигател  увеличивают двигательный момент электродвигател  до величины статического момента нагрузки, осуществл   уравновешивание лифта, ука- занное движение на установившейс  частоте вращени  осуществл ют при работе электродвигател  на регулировочных характеристиках, при замедлении тормозные моменты формируют при работе электродвигател  лшчь на обмотке

19

низшей частоты вращени  с одновременным позиционированием, обеспечива  в заданную точку останова по заданному закону управлени , независимо от величины и знака момента нагрузки.

2. Устройство дл  управлени  электроприводом лифта с двухскоростным асинхронным электродвигателем, содержащее управл емый преобразователь и управл емьш вьтр митель с системой импульсно-фазового управлени , датчи частоты вращени , регул тор частоты вращени  и управл ющий блок с одним входом и трем  выходами, силовые входы управл емых преобразовател  и выпр мител  и первый трехфазный вход системы импульсно-фазового управлени  объединены и предназначены дл  подключени  к питающей сети, выход управл емого выпр мител  предназначен дл  подключени  к обмотке низшей частоты вращени  электродвигател , силовой выход управл емого преобразовател  предназначен дл  подключени  к обмотке высшей частоты вращени  электродвигател , отличающеес  тем, что, с целью повышени  производительности лифта и повьшени  точности его останова, . введены распределитель импульсов, переключающий блок, регул тор приращени  положени , блок обработки входных команд, задатчик интенсивности , блок синхронизации, генератор тактовых импульсов, блок защиты, управл емый преобразователь снабжен дополнительными выходами, управл ющи блок снабжен вторым и третьим входа- ми, первый вход блока обработки входных команд предназначен дл  подачи внешних команд задани , второй и третий входы блока обработки входных команд соединены .соответственно с первым и вторым выходами блока защиты , первый вход- которого соединен с дополнительным выходом управл емого преобразовател , первый выход блока обработки входных команд предназначен дл  подключени  к управл ющей цепи электромеханического тормоза, второй выход блока обработки входных команд подключен к пepвo ry входу управл ющего блока, второй и третий входы .которого соединены соответственно с первым и вторым выходами ге-. нератора тактовых импульсов, первый выход управл ющего блока подключен

to

f5

20

25

,„ 30752820

к первому входу задатчика интенсивности , второй, третий, четвертый, п тый и шестой входы которого соединены соответственно с третьим, четвертым , п тым выходами генератора тактовых импульсов, третьим выходом блока обработки входных команд, вторым выходом управл ющего блока, первый выход задатчика интенсивности соединен jC первым входом блока синхронизации, второй, третий, четвертый, п тый входы которого соединены соответственно с п тым выходом генератора тактовых , импульсов, первым и вторым выходами датчика частоты вращени , ше- стьм выходом генератора тактовых импульсов , первый, второй и третий выходы блока синхронизации соединены соответственно с первым, вторым и . третьим входами регул тора приращени  положени , четвертый и п тый входы которого подключены к второму выходу управл юрдего блока и к третьему выходу блока обработки входных команд , первый, второй и третий выходы регул тора приращени  положени  соединены соответственно с первым,вторым и третьим входами регул тора частоты вращени , четвертьш, п тый, шестой и седьмой входы которого соединены соответственно с вторым выходом задатчика интенсивности, вторым выходом управл ющего блока, четвертым и п тым выходами блока синхронизации, первый и второй выходы регул тора частоты вращени  подключены соответственно к BTopoNry входу системы импульсно-фазового управлени  и четвертому входу блока обработки входных команд, первый и второй выходы переключающего блока соединены соответственно с первым и вторым входами распределител  импульсов, третий выход переключающего блока подключен к объединенным третьему входу распределител  импульсов , третьему входу системы импульсно-фазового управлени  и восьмому входу регул тора частоты вращени , четвертьш выход переключающего блока соединен с четвертым входом системы импульсно-фазового управлени , первый щестиканальный выход системы импульсно-фазового управлени  соединен с

четвертым шестиканальным входом распределител  импульсов , первый, второй , третий, четвертый, п тый входы переключающего блока соединены соответственно с вторьтм выходом системы

30

35

45

50

55

импульсно-фазового управлени i вторым выходом датчика частоты вращени  третьим входом управл ющего блока, вторым выходом управл ющего блока, вторым выходом генератора тактовых импульсов, первый дес тиканальный вы ход распределител  импульсов соединен с управл ющим дес тиканальным входом управл емого пpeoбpaзoвaтeл  второй и третий выходы распределител  импульсов соединены с управл ющими входами управл емого вьтр мител , третий и четвертьй выходы системы импульсно-фазового управлени  соединены соответственно с вторым и третьим входами блока защиты,

3. Устройство по п. 2, отличающеес 

тем, что регул тор

частоты вращени  содержит интегрирующий , пропорциональный и суммирующий усилители, первый, второй и третий ключи, первый и второй инверторы, цифроаналоговьй преобразователь, блок регистров, мультиплексор и блок счетчиков, первьш, второй и-третий входы которого образуют соответственно первый, второй и седьмой входы регул тора частоты вращени , выход блока счетчиков соединен с первым входом блока регистров, второй вход которого подключен к выходу первого инвертора, вход которого образует щестой вход регул тора част.оты вращени , первый, второй, третий и четвертый выходы блока регистров соединены соответственно с первым входом цифроаналогового преобразовател  и с первым, вторым и третьим входами мультиплексора, выход которого образует второй выход регул тора частоты вращени , второй вход дифроаналого- вого преобразовател  образует третий вход регул тора частоты вращени , первые входы интегрирующего и пропорционального усилителей и первые выходы- первого и второго ключей объединены и подключены к выходу цифро- аналогового преобразовател , входы первого и второго ключей объединены и подключены к выходу второго инвертора , вход которого образует восьмой вход регул тора частоты вращени , i второй выход первого ключа соединен с вторым входом интегрирующего усилител , третий вход которого подключен к первому выходу третьего ключа,, вход которого образует п тый вход . регул тора частоты вращени , выход

5

0

5

интегрирующего усилител  и второй выход третьего ключа объединены и Соединены с первьм входом суммирующего усилител , второй выход второго ключа соединен с вторым входом пропорционального ус:илител , выход которого подключен к второму входу суммирующего усилител , третий- вход и выход которого образуют соответственно четвертью вход и первьй выход регул то- а частоты вращени .

4. Устройство по п. 2, отличающеес  тем, что регул тор.

лриращени  положени  содержит блок цифроаналогового преобразовател , первый, второй и третий счетчики, блок коммутатора каналов, три инвертора и логический элемент И-НЕ, первьш вход которого объединен с первым входом блока коммутатора каналов и образует второй вход регул тора прира-щени  положени , выход логического элемента И-НЕ через первый инвертор соединен с вторым входом блока коммутатора каналов, третий вход которого объединен с вторым входом логического элемента Й-НЕ и образует первый вход регул тора приращени  положени , четвертый вход блока коммутатора каналов образует третий вход регул тора приращени  положени , п тый вход блока коммутатора каналов соединен с выходом второго инвертора, вход которого образует п тый вход регул тора приращени  положени , первый и второй выходы блока коммутатора каналов соединены соответственно с первым и вторым входом первого счетчика и образ-уют первый и второй выходы регул тора приращени  положени , первый и второй выходы первого счетчика соединены соответственно с первым и вторым входами второго счет- ., чика, первый и второй выходы которого соединены с первым и вторым входами третьего счетчика, третьи входы первого, второго и третьего счетчиков объединены и подключены к выходу третьего инвертора, вход которого образует четвертьй вход регул тора приращени  положени , выход третьего счетчика и третьи выходы второго и первого счетчиков соединены соответственно с первым, вторым и третьим входами блока цифроаналогового преобразовател , выход которого образует третий выход регул тора приращени  положени .

0

5

0

0

5

5. Устройство по п. 2, отличающеес  тем, что переключающий блок содержит первую и вторую схемы выдержки времени, первый и второй инверторы, логический элемент И-НЕ, задатчик режима работы, первый, второй и третий коммутаторы каналов, первые входы первого, второго и третьего коммутаторов каналов объединены и подключены к выходу первого инвер тора, вход которого образует четвер- тьй вход переключающего блока, вторые входы первого, второго и третьего коммутаторов каналов объединены и образуют первый вход переключающего блока, третьи входы первого, второго и третьего коммутаторов каналов объединены и образуют второй вход переключающего блока, четвертые входы первого, второго и третьего коммутаторов каналов объединены и образуют третий вход переключающего блока, выходы первого, второго и третьего коммутаторов каналов соединены с первыми входами соответственно первой и второй схем вьщержки времени и логического элемента И-НЕ, вторые входы первой и второй схем вьщержки времени соединены соответственно с первым и вторым выходами задатчика режима работы, тре°тий выход которого подключен к второму входу логического элемента И-НЕ, выход которого соединен с входом второго инвертора, выход

f5

усилитель, управл емый генератор, блок формировани  знака, блок синхр низации, блок контрол  напр жени , блок счетчиков, блок D-триггеров, блок формировани  импульсов сброса, блок контрол  фазировки, первый, вт рой и третий входы блока переключе ни  и адаптации образуют соответственно второй, четвертый и третий вх - ды системы импульсно-фазового управ лени , первый, второй и третий выхо ды блока переключени  и адаптации соединены соответственно с первым входом суммрруюшего усилител , первым входом блока извлечени  модул  входом блока форьгаровани  знака, пе вьш выход которого образует второй выход системы импульсно-фазового управлени , а второй выход блока формировани  знака соединен с вторым входом блока извлечени  модул , выход которого подключен к второму вхо ду суммирующего усилител , подсоединенного выходом к входу управл емого генератора, первый, второй и третий входы блока синхронизации образуют первьй трехфазный вход системы импульсно-фазового управлени , первый выход блока синхронизации подключен 30 к входу блока контрол  напр жени , выход которого образует четвертый вькод системы импульсно-фазового управлени , второй выход блока синхронизации соединен с первыми входами

20

25

которого образует третий выход пере- -35 блока счетчиков и блока D-триггеров ключающего блока, четвертый выход и со входами блока формировани  имзадатчика режима работы образует четвертый выход переключающего блока, п 7Ъ1е входы первого, второго и третьего коммутаторов каналов объединены и подключены к п тому выходу задатчика режима работы, объединенные третьи входьт первой и второй схем вьщержки времени образуют п тый вход переключающего блока, выход первой схемы вьщержки времени соединен с четвертым входом второй.схемы выдержки времени и образует первый выход переключающего блока, выход второй схемы вьщержки времени соединен с четвертым входом первой схемы выдержки времени и образует второй выход переключающего блока.

6. Устройство по По 2, отличающеес  тем, что система импульсно-фазового управлени  содержит блок переключени  и адаптации, блок извлечени  модул , суммирующий

, е f5

усилитель, управл емый генератор, блок формировани  знака, блок синхро- низации, блок контрол  напр жени , блок счетчиков, блок D-триггеров, блок формировани  импульсов сброса, блок контрол  фазировки, первый, второй и третий входы блока переключени  и адаптации образуют соответственно второй, четвертый и третий вхо- ды системы импульсно-фазового управлени , первый, второй и третий выходы блока переключени  и адаптации соединены соответственно с первым входом суммрруюшего усилител , первым входом блока извлечени  модул  и входом блока форьгаровани  знака, пер- вьш выход которого образует второй выход системы импульсно-фазового управлени , а второй выход блока формировани  знака соединен с вторым входом блока извлечени  модул , выход которого подключен к второму входу суммирующего усилител , подсоединенного выходом к входу управл емого генератора, первый, второй и третий входы блока синхронизации образуют первьй трехфазный вход системы импульсно-фазового управлени , первый выход блока синхронизации подключен 30 к входу блока контрол  напр жени , выход которого образует четвертый вькод системы импульсно-фазового управлени , второй выход блока синхронизации соединен с первыми входами

20

25

40

пульсов сброса и блока контрол  фазировки , выход которого образует третий выход системы импульсно-фазсвого управлени , выходы блока счетчиков и блока формировани  импульсов сброса соединены соответственно с вторым и третьим входами блока D-триггеров, выход которого образует первый шести- канальный выход системы импульсно- фазового управлени , выход управл емого генератора соединен с вторым входом блока счетчиков.

Q

7. Устройство по п. 2, отличающеес  тем, что распределитель импульсов содержит генератор промежуточной частоты, первую, вторую третью, четвертую, п тую, шестую,

седьмую, восьмую, дев тую, дес тую схемы совпадени , первую, вторую схемы объединени , блок импульсных трансформаторов , первые входы первой и второй схем совпадени  объединены и

25

образуют третий вход распределител  импульсов, объединенные первые входы седьмой, восьмой, дев той, дес той схем совпадени  и первой и второй схем объединени  образуют второй вход распределител  импульсов, второй вход первой схемы объединени  образует первый канал четвертого шестиканаль-г ного входа распределител  импульсов, второй вход второй схемы объединени  образует второй канал четвертого шес- тиканального входа распределител  импульсов , объединенные первые входы третьей, четвертой, п той, шестой схем совпадени  и третьи входы первой и второй схем объединени  образуют первый вход распределител  импульсов, объединенные вторые входы шестой и дес той схем совпадени  образуют третий канал четвертого шестиканаль- ного входа распределител  импульсов, объединенные вторые входы п той и дев той схем совпадени  образуют четвертый канал четвертого шестиканаль- ного входа распределител  импульсов, объединенные вторые входы второй, четвертой и восьмой схем совпадени  образуют п тый канал четвертого шее тиканального входа распределител  . Цд

вх.З

7528

26

5 10 15 20 . пульсов , объединенные вторые входы первой, третьей и седьмой схем совпадени  образуют шестой канал четвертого шестиканального входа распределител  импульсов, выход генератора промежуточной частоты соединен с третьими входами первой, второй, третьей, четвертой, п той, шбстой, седьмой, восьмой, дев той и дес той схем совпадени  и с четвертыми входами первой и второй схем объединени , выходы первой, второй, третьей, четвертой , п той, шестой, седьмой, восьмой, дев той, дес той схем совпадени  и первой и второй схем объединени  подключены соответственно к первому, второму, третьему, четвертому, п тому , шестому, седьмому, восьмому, дев тому , дес тому, одиннадцатому и двенадцатому входам блока импульсных трансформаторов, первьй и второй выходы которого образуют соответственно второй и третий выходы распредет лител  импульсов, третий, четвертый, п тый, шестой, седьмой, восьмой, дев тый , дес тый, одиннадцатый, двенадцатый выходы блока импульсных трансфор- моторов образуют первый дес тиканаль- ный выход распределител  икпульсов.

1бхЗ

0

16

П

27

бд.- биб FS в

&U

К

гз

быхг

fl.Z/iufto/

/узд:

.

Л

г.З

Д 5 ч гг

/I

2

ФиУ.6

Составитель С. Позднухов Редактор А. Долинич Техред В.Кадар . Корректоре. Шекмар

1638/52

Тираж 661Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно

-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4