SU1298945A1 - Приемник сигналов модулированных одновременно по частоте и фазе - Google Patents

Abstract

Изобретение относитс  к электро- св зи и обеспечивает повьшение помехоустойчивости . Приемник содержит перемножители 1-4,8,11,12, фазовращатели 5, 6, узкополосные фильтры 7, 16, управл емый генератор 9, делитель 10 частоты, сумматор 13, мани- пул ционные фильтры 14, 15, фильтр 17 нижних частот и блок 18 прин ти  решени . Сигнал на выходе управл емого генератора 9 пропорционален ошибке синхронизации и не зависит от значени  фазы входного сигнала. Блок 18, работа которого по сн етс , принимает решение о частоте и фазе входного сигнала . Введены блоки 1-3, 5, 6, 9, 17, 18. 1 з.п. ф-лы, 2 ил. / Вход Выу-од ю со оо со NU сд Фаг./

Description

112

Р1зобретение относитс  к электросв зи и может использоватьс  дл  приема сигналов с комбинированной частотой и фазовой модул цией.

Цель изобретени  - повьшение помехоустойчивости .

На фиг. 1 изображена структурна  электрическа  схема предложенного приемника; на фиг. 2 - схема блока прин ти  решени .

Приемник содержит седьмой перемножитель 1, шестой перемножитель 2, п тьй. пёремножитель 3, четвертый перемножитель 4, первый и второй фазовращатели 5 и 6, второй узкополосный фильтр 7 у третий перемножитель 8, управл емый генератор 9, делитель 10 частоты, первый и второй перемножители 11 и 12, сумматор 13, первый и второй манипул ционные фильтры 14 и 15, первый узкополосный фильтр 16, фильтр 17 нижних частот, блок 18 прин ти  решени , состо щий из интеграторов 19 и 20, триггера Шмитта 21, блоков 22 и 23 вычислени  модул , триггера Шмитта 24, блока 25 сравнени , блоков 26 ц 27 запрета и элемента ИЛИ 28.

Приемник работает следующим образом .

Пусть на вход устройства поступает входной сигнал

Vg V.cos(w;tt |),

где ,2,)-co,, а управл емый генератор 9 вырабатывает опорный сигнал

УГ V-sin(a),t +йЦ|) ,

где uqi - ошибка синхронизации.

При поступлении на вход устройства сигнала с частотой со, на выходе перемножител  1 получаем

45

V,V. sin(2Q,t± TJ.+ itf)4-V.sin(± |-btp), a на выходе перемножител  2 имеем

cos(2u,t± Y + uif)+Vcos()50

При ЭТОМ ввиду отсутстви  напр жени  на первом входе перемножител  8 (узкополосный фильтр 16 настроен на частоту 2йсо), а как следствие, и на опорных (вторых) входах перемножителей 3 и 4, отсутствуют сигналы и на выходах этих перемножителей .

На выходе перемножител  11 имеем

Vj-V. sin(4oj,t+ M+2uq))+V sin(± u -2utp) + +2V sin(2w,t±7)+2V sin(2o,t+2u4 ) .

Ha выходе фильтра 17 имеем y,-V. sin(±ir -2uif)V sin2uq,

т.е. сигнал на выходе управл емого генератора 9 пропорционален ошибке синхронизации и не зависит от значени  фазы входного сигнала.

При помощи сигнала V осуществл етс  подстройка управл емого генератора 9.

При поступлении на вход приемника сигнала с частотой GJ на выходе пе- ремножител  1 получим

V, A,V. sin((o,+opt± Y+u4 J +

/

+ V sinCiCOt ± j -&Cf),

на выходе перемножител  2

.COs(Q,+Q,,)t+ +йЦ +

+ V cosOvcot + I -Aq),

на выходе перемножител  11 имеем

(со,+Ыг)ь± 1 +2йчГ| + +V sin(24COt± -2bq )+2V sin(2Ojt±7) + +2V sin(2«,t+2u().

С помощью узкополосного фильтра 16 отфильтровываем напр жение с частотой 2й(0, которое после делител  10 частоты на два поступает на первый вход перемножител  8, на выходе которого получаем

Vj-V COS(Q,-(ico)t+2&tf -V coso)t. .

С помощью узкополосного фильтра 7 отфильтровываетс  составл юща  с частотой

V - V .

На выходе перемножител  4 имеем

sin(2u,jt± 1)+V sin(± |) .

Ha выходе перемножител  12 имеем V, V sin(4cOjt± ir).

Прин тие решени  о частоте и фазе входного сигнала осуществл етс  в бло- ке 18 прин ти  решени .

При поступлении входного сигнала с частотой со, на первом входе блока 18 прин ти  решени  имеем напр жение с выхода манипул ционного фильтра 14

ч,

-V sin(± I -uif) .

При этом напр жение на втором входе блока 18 отсутствует, т.е. .

По знаку напр жени  Vm определ етс  фаза входного сигнала, а по результату сравнени  V, и Уф принимаетс  решение о том, что на входе приемника присутствует сигнал с час- тотой СО, .

В случае поступлени  входного сигнала с частотой СО2

V(p,-0, а sin(± ),

I

По знаку напр жени  „, определ етс  фаза входного сигнала, а по ре зультату сравнени  V

Ф

и V,j приничто частота

маетс  решение о том, входного сигнала СО.

Таким образом, если , то принимаетс  решение, что входной сигнал имеет частоту Q, , а если Vq, (рг

то принимаетс  решение, что входной сигнал имеет частоту со

Блок 18 прин ти  решени  работает следующим образом. На его входы поступают напр жени  с выхода манипул - цион ных фильтров 14 и 15.

Пусть входной сигнал имеет частоту Со, .

Тогда

V, - V sin(± I -ucj),

С помощью интеграторов 19 и 20 производитс  интегрирование значений V, и V.

напр жение, если фаза равна 180 - 35 отрицательное напр жение. Это напр жение через открытый элемент ИЛИ 28 проходит на второй выход блока 18 прин ти  решени i На втором входе элемент ИЛИ 28 в этот момент сигнал

Период интегрировани  определ ет- 40отсутствует, так как блок 27 будет

с  тактовыми импульсами частоты F закрыт отрицательным импульсом с

и равен длительности единичного сим-второго выхода блока 25. вола входного сигнала. Аналогично, при поступлении вход ного сигнала с частотой со, на выход

Прин тие решени  о частоте вход- « о

43блока 18 прин ти  решени  с выхода

ного сигнала производитс  с помощью„i -1/

,. 00 TQ-триггера Шмитта 24 проходит напр блоков 22 и 23 вычислени  модулей и

жение, знак которого соответствует фазе входного сигнала.

блока 25. Дл  этого с помощью блоков 22 и 23 вычисл ютс  модули напр жений на выходах интеграторов 19 и 20 и на блоке 25 производитс  их сравнение . При этом, если напр жение на первом входе блока 25 будет больше, чем на втором входе, что соответствует случаю, когда на входе имеетс  сигнал с частотой U,, то на первом выходе блока 25 по витс  положительный импульс, а на втором выходе - отрицательный импульс.

fO

15

2989454

Положнтельньш импульс с первого выхода блока 25 поступает на первьй выход блока 18 прин ти  решени  и выход устройства. Положительный импульс на первом выходе блока 18 прин ти  решени  означает, что входной сигнал имеет частоту со, ,

Если на втором входе блока напр жение окажетс  больше, чем на первом входе, то на ее первом выходе будет отрицательный импульс, а на- втором выходе -,положительный импульс. Отрицательный импульс с первого выхода 25 поступает на выход устройства и означает, что входной сигнал имеет частоту со .

Прин тие решени  о фазе входного сигнала осуществл етс  с помощью триггера Шмитта 21 и блока 26 при поступлении входного сигнала с частотой«,, с помощью триггера Шмитта 24 и блока 27 при поступлении входного сигнала с частотой С02 .

Это происходит следующим образом.

При поступлении входного сигнала с частотой со, на втором входе блока 26 будет положительный импульс, который открывает эту схему.

Знак напр жени  на выходе интегратора 19 определ етс  с помощью триггера Шмитта 21. Если фаза входного сигнала равна О, то на выходе триггера Шмитта 21 будет положительное

о

20

25

30

напр жение, если фаза равна 180 - 35 отрицательное напр жение. Это напр жение через открытый элемент ИЛИ 28 проходит на второй выход блока 18 прин ти  решени i На втором входе элемент ИЛИ 28 в этот момент сигнал

жение, знак которого соответствует фазе входного сигнала.

Claims (2)

1. Приемник сигналов, модулированных одновременно по частоте и фазе , содержащий первый и второй перемножители , выходы которых соединены с входами сумматора, выход которого через последовательно соединенные первый узкополосный фильтр, делитель частоты и третий перемножитель соединен с входом второго узкополосного фильтра, первый манипуп ционный фильтр, выход четвертого перемножител  соединен с входом второго мани- пул ционного фильтра, отличающийс  тем, что, с целью повышени  помехоустойчивости, введены п тый, шестой и седьмой перемножители , первый и второй фазовращатели, управл емый генератор, фильтр нижних частот и блок прин ти  решени , причем первые входы четвертого, п того, шестого и седьмого перемножителей объединены и  вл ютс  входом приемника , выходы четвертого, п того,шестого и седьмого перемнозкителей соединены соответственно с первым и вторым входами второго перемножител , первым входом первого перемножител  и объединенными вторым входом первого перемножител  и входом первого манипул ционного фильтра, выход которого соединен с первым входом блока прин ти  решени , второй вход которого соединен с выходом второго манипул ционного фильтра, а третий вход  вл етс  тактовым входом приемника , выход сумматора через последовательно соединенные фильтр нижних частот и управл емый генератор соединен .с вторым входом третьего пере « г .2

Составитель Н.Лазарева Редактор Л.Гратилло Техред А.Кравчук Корректор М.Демчик

Заказ 901/61 Тираж 639 . Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

множител  и вторым входом седьмого перемножител , а также через первый фазовращатель - с втбрьм входом шестого перемножител , выход второго

узкополосного фильтра соединен с вторым входом п того перемножител  и входом второго фазовращател , подключенным к второму входу четвертого перемножител , первый и второй выходы

блока прин ти  решени   вл ютс  соответственно первым и вторым выходами приемника.

2. Приемник по п. 1, о т л и ч а- ю щ и и с.,   тем, что блок прин ти  решени  состоит из последовательно соединенных первых интегратора,триггера Шмитта и блока запрета, последовательно соединенных вторых интегратора , триггера Шмитта и блока запрета , выходы обоих блоков запрета соединены с входами элемента ИЛИ, выход которого  вл етс  вторым выходом приемника, выходы первого и второго интеграторов через соответствующие блоки вычислени  модул  соединены с входами блока сравнени , выходы которого соединены с вторыми входами соответствующих блоков запрета, один выход блока сравнени   вл етс  первым выходом приемника.

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4