SU1298865A1 - Устройство дл формировани серий импульсов - Google Patents
Устройство дл формировани серий импульсов Download PDFInfo
- Publication number
- SU1298865A1 SU1298865A1 SU853943144A SU3943144A SU1298865A1 SU 1298865 A1 SU1298865 A1 SU 1298865A1 SU 853943144 A SU853943144 A SU 853943144A SU 3943144 A SU3943144 A SU 3943144A SU 1298865 A1 SU1298865 A1 SU 1298865A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- trigger
- decoder
- control unit
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использвано в устройствах управлени и регулиро - вани . Цель изобретени - повышение точности формировани вьгеодных импульсов - достигаетс путем исключени прерывани работы устройства при сн тии управл ющего сигнала до окончани формировани серий импульсов. Устройство содержит генератор 1 опорных импульсов, элементы И 2, 3 и 7, счетчик 4, триггер 6, шины - выходную 10 и управлени П. Дл достижени поставленной цели в устройство введены дешифратор 5, триггер 8,,элемент 9 задержки, блок 12 управлени , содержащий триггер 13 с раздельными входами, элемент И 14, коьшутатор 15 и элемент 16 задержки. 1 з.п. ф-лы, 1 ил.
Description
1
Изобретение относитс к импульсной технике и может быть использовано в устройствах управлени и регулировани .
Цель изобретени - повышение точности формировани выходных импульсов путем исключени прерывани работы устройства при сн тии управл ющего сигнала до окончани формировани серии импульсов.
На чертеже представлена функциональна схема устройства дл формировани серий импульсов.
Устройство дл формировани серий импульсов содержит генератор 1 опорных импульсов, элементы И 2 и 3, счетчик А, дешифратор 5, триггер 6, элемент И 7, триггер 8, элемент 9 задержки , выходную шину 10 и шину 1I управлени , св занную с входом блока
12управлени , содержащего триггер
13с раздельными входами, элемент
И 14, ко1-1мутатор 15 и элемент 16 задержки .
Выход генератора 1 опорных импульсов соединен с первыми входами элементов И 2 и 3 и через элемент 9 задержки со стробирующим входом дешифратора 5. Выход элемента И 2 соедине с входом счетчика 4, выходы которого подключены к информационным входам дешифратора 5, первый и второй выходы которого соединены соответственно с единичным и нулевым входами триггера 6, выход которого соединен с вторым входом элемента И 3, выходом подключенного к выходной шине 10. Третий выход дешифратора 5 подключен к первому входу элемента И 7, второй вход которого соединен с выходом блока ,12 управлени , первый вход которого соединен с шиной 11 управлени , а второй вход - с нулевым выходом триггера 8, единичный выход которого соединен с вторым входом элемента И 2, а вход триггера 8 подключен к выходу элемента И 7. Единичный вход триггера 13 блока 12 управлени соединен с первым выходом коммутатора 15, второй выход которого подключен к первому входу элемента И 14, второй вход которого соединен с выходом элемента 16 задержки, а выход - с нулевым входом триггера 13, выход которого вл етс выходом блока 12 управлени . Выход коммутатора 15 и вход элемента 16 задерж1си вл ютс соответственно первым и вторым входами блока 12 управлени .
988652
Устройство работает следующим образом .
При включении питани счетчик 4, триггеры 6 и 8 и коммутатор 15 в бло- ке 12 управлени устанавливаютс в нулевое состо ние (блок установки элементов устройства в нулевое состо ние не показан). При подаче управл ющего сигнала на шину 11 ком- 0 мутатор 15 переводитс в единичное состо ние (противоположное показанному на чертеже), при этом триггер 13 устанавливаетс также в единичное состо ние, и на выходе элемента И 7 5 при наличии сигнала на третьем выходе дешифратора 5 по вл етс сигнал, перевод щий триггер 8 в единичное состо ние. Элемент И 2 по входу, соединенному с триггером 8, открываетс , 0 и на вход счетчика 4 поступают импульсы с выхода генератора 1. После прихода на счетчик 4 п импульсов по стробирующему сигналу с выхода элемента 9 задержки на первом выходе де- 5 шифратора 5 по вл етс импульс, перевод щий триггер 6 в единичное состо ние , открьша тем самым элемент ИЗ. При этом на шину 10 устройства с вы- хода генератора 1 поступают импульсы. 0 После прихода n+m импульсов по стробирующему сигналу на втором выходе дешифратора 5 по вл етс импульс , перевод щий триггер 6 в нулевое состо ние. Элемент И 3 закры- 5 ваетс , и тем самым прекращаетс фор- мирование серии импульсов на шине 10 устройства.
После установки триггера 6 в нулевое состо ние счетчик 4 также уста- 0 навливаетс в нулевое состо ние. Если при этом состо ние коммутатора 15 не изменилось, то цикл формировани серии импульсов повтор етс , при этом триггер 8 предварительно устанавлива- 5 етс сначала в нулевое состо ние, а затем в единичное.
При сн тии сигнала с управл ющей шины 11 коммутатор 15 переключаетс в нулевое состо ние и после установ- 0 ки счетчика 4 в О триггер 8 также устанавливаетс в нулевое состо ние импульсом с третьего выхода дешифратора 5, проход щим через элемент И 7. Сигналом с нулевого выхода триггера 5 8 через элемент И 14 и элемент 16 задержки триггер 13 устанавливаетс в нулевое состо ние, блокирующее элемент И 7. Триггер 8 остаетс в нулевом состо нии, и формирование серий
312
импульсов прекращаетс . При этом последн сери импульсов формируетс без искажений независимо от момента сн ти управл ющего сигнала с шины 1I. При переводе коммутатора 15 в единичное состо ние формирование серий импульсов возобновл етс .
Claims (2)
- Формула изобретениI. Устройство дл формировани серий импульсов, содержащее генератор опорных импульсов, выход которого подключен к первым входам первого и второго элементов И, счетчик, вход которого соединен с выходом первого элемента И, первый триггер, выход которого соединен с вторым входом второго элемента И, выход которого соединен с .выходной шиной устройства , третий элемент И, шину управлени , отличающеес тем, что, с целью повышени точности формировани выходной информации, в него дополнительно введены дешифратор , второй триггер, элемент задержки , блок управлени , причем выход генератора опорных импульсов через элемент задержки подключен к стробирую- щему входу дешифратора, информационные входы которого соединены с выхоРедактор В.ПетрашСоставитель В.КирилловТехред А.Кравчук Корректор М.СамборскаЗаказ 896/57 Тираж 902ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий И 3035, Москва, Ж-35, Раушска наб., д.4/5Производственно-полиграфическое предпри тие,г.Ужгород,ул.Проектна ,488654дами счетчика, первый и второй выход1.1 дешифратора соединены соответственно с единичным и нулевым входами первого триггера, а третий выход дешиф- с ратора подключен к первому входутретьего элемента И, второй вход которого соединен с выходом блока управлени , первый вход которого соединен с шиной управлени , а второй вход0 подключен к нулевому выходу второго триггера, единичный выход которого соединен с вторым входом первого элемента И, а вход второго триггера подключен к выходу третьего элемента И.
- 2. Устройство по п.1, о т л и ч а- ю щ е е с тем, что блок управле ни содержит коммутатор, элемент задержки , элемент И и триггер, единичный вход которого соединен с первым выходом коммутатора, второй выход которого подключен к первому входу элемента И, выход которого соединен с нулевым входом триггера, а второй вход элемента И соединен с выходом элемента задержки, причем вход коммутатора вл етс первым входом блока управлени , вход элемента задержки вл етс вторым входом блока управлени , а выход триггера вл етс выходом блока управлени .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853943144A SU1298865A1 (ru) | 1985-08-14 | 1985-08-14 | Устройство дл формировани серий импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853943144A SU1298865A1 (ru) | 1985-08-14 | 1985-08-14 | Устройство дл формировани серий импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1298865A1 true SU1298865A1 (ru) | 1987-03-23 |
Family
ID=21193867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853943144A SU1298865A1 (ru) | 1985-08-14 | 1985-08-14 | Устройство дл формировани серий импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1298865A1 (ru) |
-
1985
- 1985-08-14 SU SU853943144A patent/SU1298865A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 661784, кл. Н 03 К 3/64, 1977. Авторское свидетельство СССР № 991583, кл. Н 03 К 3/64, 1981. .(54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНШ СЕРИЙ ИМПУЛЬСОВ * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1298865A1 (ru) | Устройство дл формировани серий импульсов | |
SU1283973A1 (ru) | Преобразователь аналог-временной интервал с двойным интегрированием | |
SU558389A2 (ru) | Устройство дл задержки пр моугольных импульсов | |
SU1257813A1 (ru) | Формирователь импульсов | |
SU1228238A1 (ru) | Формирователь импульсов | |
SU1053250A1 (ru) | Цифровой электропривод | |
SU127698A1 (ru) | Двухканальный временный дискриминатор | |
SU949794A1 (ru) | Устройство дл выделени импульсов из импульсной последовательности | |
SU1226620A1 (ru) | Генератор импульсов | |
SU1474582A1 (ru) | Устройство дл расширени временных интервалов | |
SU1265983A1 (ru) | Селектор импульсов по частоте следовани | |
SU1280602A1 (ru) | Устройство дл ввода информации | |
SU1525696A1 (ru) | Многоканальное устройство дл ввода информации | |
SU1211867A1 (ru) | Устройство дл контрол последовательности импульсов | |
SU1265971A1 (ru) | Устройство дл формировани пачек импульсов | |
SU1224987A1 (ru) | Формирователь серий импульсов | |
SU739721A1 (ru) | Устройство дл синхронизации импульсов | |
SU535749A2 (ru) | Устройство допускового контрол временных интервалов | |
SU448585A1 (ru) | Устройство дл синхронихации импульсов | |
RU1783614C (ru) | Преобразователь кода | |
SU434581A1 (ru) | Устройство синхронизации импульсов | |
SU1644170A1 (ru) | Устройство дл управлени электроприводом | |
SU783956A1 (ru) | Устройство дл получени пачек импульсов | |
SU894694A1 (ru) | Формирователь тактовых импульсов | |
SU502493A1 (ru) | Формирователь длительности импульсов |