SU1290345A1 - Устройство дл исследовани графов - Google Patents

Устройство дл исследовани графов Download PDF

Info

Publication number
SU1290345A1
SU1290345A1 SU853940682A SU3940682A SU1290345A1 SU 1290345 A1 SU1290345 A1 SU 1290345A1 SU 853940682 A SU853940682 A SU 853940682A SU 3940682 A SU3940682 A SU 3940682A SU 1290345 A1 SU1290345 A1 SU 1290345A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
group
elements
inputs
Prior art date
Application number
SU853940682A
Other languages
English (en)
Inventor
Виктор Михайлович Полищук
Николай Иванович Крылов
Василий Васильевич Соколов
Original Assignee
Войсковая Часть 25840
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 25840 filed Critical Войсковая Часть 25840
Priority to SU853940682A priority Critical patent/SU1290345A1/ru
Application granted granted Critical
Publication of SU1290345A1 publication Critical patent/SU1290345A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

Изобретение относитс  К области вычислительной техники и может быть использовано дл  определени  простых цепей и циклов графа исследовани х информационных сетей, отображаемых графом Целью изобретени   вл етс  расширение функциональных возможностей путем реализации функций определени  всех простых цепей, соедин ющих две заданные вершины графа или всех циклов графа, а также всех простых цепей (одной (Л N9

Description

цепи) между двум  вершинами графа с заданным количеством ребер или всех (одного) циклов с заданным количеством ребер. Эти операции необходимы при исследовании надежности систем и решении других задач анализа информационных сетей, отображаемых графами. Поставленна  цель достигаетс  тем, что в устройство, содержащее блок перебора сочетаний 4, блок сравнени  6, наборное поле 5, генератор импульсов 1, регистр 7, счетчик П, первый 16 и второй 17 эле15
t
Изобретение относитс  к вычислиельной технике и может быть испольовано дл  определени  простых цепей циклов графа при исследовани х инормационных сетей, отображаемьгх 5 рафом.
Целью изобретени   вл етс  расши-, ение функциональных возможностей за счет определени  циклов путем реализации функций определени  всех прос- тых цепей, соедин ющих две заданные вершины графа или всех циклов графа, а также, всех простых цепей (одной цепи) между двум  вершинами графа с заданным количеством ребер или всех (одного) циклов с заданным количеством ребер. Эти операции необходимы при исследовании надежности систем и решени  других задач анализа информационных сетей, отображаемых гра- фами о
На фиго 1 представлена структурна  схема устройства; .на фиг. 2 - структурна  схема узла сравнени . 25
Устройство содержит (фиг. 1) генератор 1 импульсов, узел 2 сравнени , блок 3 вьщелени  единиц, блок 4 перебора сочетаний, блок 5 наборного пол , блок 6 сравнени , регистр 7 зо группу счетчиков 8, группу элементов ИЛИ 9, группу элементов И 10, счетчик 11, первый, второй и третий триггеры 12-14 задани  режимов, триггер 15, первый, второй, третий и четвертый элементы И 16-19,-первый, второй, третий и четвертый элементы ШШ 20-23 первый, второй и третий элементы 2420
35
90345
менты И, первый 20 и второй 21 элементы тИ, введены блок выделени  единиц 3, узел сравнени  2, группа счетчиков 8, группа элементов ИЛИ 9, группа элементов И 10, первый 12, второй 13, третий 14 триггеры задани  режимов, третий 18 и четвертый 19 элементы И, третий 22, четвертый 23 и п тый 27 элементы ШШ, первый 24, второй 25, третий 26 и четвертый 31 элементы задержки, переключатель режимов 28, 2 ило 1 з.п-ф-лы.
15
5
5
о
0
35
26 задержки, п тый элемент ШШ 27, переключатель 28 режимор работы, вход 29 устройства, выход 30 окончани  работы устройства, четвертый элемент 31 задержки.
Узел 2 сравнени  (фиг. 2) содержит П групп элементов И 32 записи, пгрупп элементов ИЛИ 33 сравнени , группу из п элементов ИЛИ 34 запрета, группу из п-1 элементов И 35 блокировки, группу из п элементов И 36 анализа, выходной элемент ИЛИ 37, информационные входы 38 узла, вход 39 установки регистров в нуль, вход 40 разрешени  за- записи кода, выходы 41 узла, группу из п регистров 42.
Генератор 1 импульсов вьщает тактовые сигналы, период следовани  ко- , торых должен быть не меньше суммарного времени переходных процессов в блоке 3 вьщелени  единиц, времени за- держки сигнала на элементе ИЛИ 21 и времени переключени  триггера 15
Узел 2 сравнени  выполн ет функции сравнени  и хранени  кодов искомьпс простых цепей (циклов) исследуемого графа« записьшаютс  и хран тс  в регистрах 42 узла. В исходное (нулевое) состо ние регистры устанавливаютс : сигналом с установочного входа. Запись кода, поступившего на информационные входы 38 узла, осуществл ютс  только по сигналу, поступающему на вход 40 разрешени  записи ода„ Дл:  этого вход 40 имеет св зь с вторыми входами всех элементов И 32,а кажда  отдельна  шина информационных входов 38 подключена к первым входам всех элементов И 32, относ щихс  к одному разр ду, Разре шение на запись -кода в соответству- юпшй регистр 42 (за исключением пер вого) через соответствующую группу элементов И 32„осуществл ютс  потен циалом с выхода соответствующего элемента И 35, который подключен к входам элементов И 32 соответствующей группыо Разрещающий потенциал на запись кода в первый регистр 42 (на фиг. 2 справа), когда он находитс  в нулевом состо нии, поступает с инверсного выхода элемента ИЛИ 34 на все элементы И 32 первой группы. Очередные коды последовательно записьтаютс  в регистры 42 и хран тс  в них. Сравнение кодов в узле 2 заключаетс  в проверке факта покрыти  единичными разр дами кода, наход щегос  на информационных входах узла, всех единичных разр дов хот  бы одного из кодов, хран щихс  в регистрах 42. Проверка осуществл етс  следующим образом. С информационных входов узла сравнени  на входы элементов ИЛИ 33 подаетс  пр мой код .слова. На вторых входах элементов ИЛИ 33 каждой отдельной группы посто нно наход тс  в инверсном коде сигналы слов, записанных в соответствующих регистрах 42. Если имеет место факт покрыти  единичными разр дами входного кода всех единичных разр дов кода, записанного в каком-либо регистре 42, то на выходах элементов ИЛИ 33 соответствующей группы будут находитьс  единичные сигналы, .которые поступают на входы соответствующего элемента И 36. В этом случае единичный сигнал на выходе элемента И 36 по витс  лищь при наличии единичного сигнала на пр мом вькоде элемента ИЛИ 34, соединенного с входами данного элемента И 36 (это необходимо дл  исключени  из рассмотрени  регистров 42, наход щихс  в нулевом состо нии) Единичный сигнал, по- лу енньй хот  бы на одном из элементов И 36, передаетс  через выходной элемент ШШ 37 на выходы 41 узла 2 сравнени .
Блок 5 наборного пол  предназначен дл  задани  графа в виде матрицы инцидентности, строки которой соответствуют ребрам, а столбцы - вершинам графа. Кажда  матрица со290345
держит только две 1, расположенные в столбцах, инцидентных данной строке: остальные элементы строки равны О. Единичные элементы матрицы в 5 блоке 5 наборного пол  фиксируютс 
путем замыкани  соответствующих контактов . Первые контакты блока 5, относ щиес  к отдельным строкам, подключены к отдельным выходам разр дов
О блока 3 вьщелени  единиц, а вторые контакты блока 5, относ щиес  к отдельным столбцам, подключены к входам отдельных элементов ШШ 9, выходы которых соединены с тактовыми вхо дами соответствующих счетчиков 8.
Блок 4 перебора сочетаний предназначен дл  формировани  кодов совокупностей ребер графа, которые затем провер ютс , составл ет кажда  из них
20 отдельную простило цепь (цикл) или нет. Информационные выходы блока 4 соединены с информационными входами блоков 2 и 3.
25 Блок 3 вьщелени  единиц 2 предназначен дл  выборки каждого отдельного ребра из совокупности, сформированной в блоке 4.
Проверка того,  вл етс  данна  со30 вокупность ребер простой цепью (циклом ) или нет, осуществл етс  на основе использовани  следующего факта, вы- вытекающего из свойства матрицы инцидентности графа: люба  совокупность
35 строк матрицы, образующа  простую . цепь между двум  какими-либо верщина- ми графа, содержит в столбцах, соот- ветствующих этим верщинам, ровно по одной 1, а в каждом из других ос40 тавщихс  столбцов - либо ровно две 1, либо ни одной (если же эта цепь замкнута, Тое образует цикл, то в ЛЕйбом столбце содержитс  либо ровно две 1, либо не содержитс  ни одной).
45 Формально этот факт может иметь место и тогда, когда совокупность ребер образует простую цепь и еще дополнительно один или несколько не пересекающихс  между собой циклов (два и
50 более непересекающихс  цикла). Эти  влени  в устройстве определ ютс  узлом 2 сравнени  в процессе построени  простых цепей (циклов), начина  поиск из минимально возможного или
55 необходимого количества ребер с последующим увеличением этого количества . Вы вленные таким образом совокупности ребер в устройстве не фиксируютс .
Вершины графа, между которыми отыскиваютс  простыв цепи, задаютс  на регистре 7, разр дные выходы которог представл ют собой номера вершин.
Блок 6 сравнени  необходим дл  определени  факта сравнени  кода, записанного в регистре 7, и кода, снимаемого с первых разр дов двухразр дных счетчиков 8, в каждом из которых подсчитываетс  количество 1 в соответствующем столбце рассматривае- мой совокупности строк.
Устройство работает в трех режимах , которые задаютс  переключателем 28 режимов. Первый режим - определение одной простой цепи (одного цикла с заданным количеством ребер. Второй режим - определение всех простых цепей (циклов) с заданным количеством ребер. Третий режим - определение всех простых цепей (циклов) с количеством ребер, равным или большим заданному. В каждом режиме перед началом работы в блоке 4 перебора сочетаний устанавливаютс  в 1 первые младпше разр ды регистра блока в количестве , равном требуемому исходному количеству ребер. Если определ - .ютс  простые цепи, то в регистре 7 устройства устанавливаютс  в 1 два разр да с номерами, равными номерам вершин, между которыми определ ютс  простые цепи. Если определ ютс  циклы, то все разр ды регистра 7 должны содержать О. После описанных вьш1е начальных установок устройство в каждом режиме работает следующим образом.
Первый режим. Работа начинаетс  по сигналу, поданному на вход 29 устройства , который устанавливает в нулевое состо ние счетчик 11, триггеры 12-14 задани  режимов, регистры 42 узла 2 сравнени , поступает на вход элемента ИЛИ 22   с его выхода устанавливает в нулевое состо ние счетчики В, блок 3 выделени  единиц, а затем с задержкой на элементе 26 поступает на вход установки в единичное состо ние триггера 15 и вход .установки кода блока 3 выделени  единиц (элемент 26 задерживает сигнал на врем  переходных процессов в блоке 5 при установке его в нулевое сост о ние). Этот же сигнал, задержанный на элементе 24, через эамкнутые контакты переключател  28 устанавливает триггер 12 в единичное
состо ние (задержка необходима на врем  переходных процессов в триггере ). Поскольку все регистры 42 узла 2 сравнени  наход тс  в нулевом состо нии , а на информационные входы узла 2 подаетс  некоторый код с выхода блока 4, то сравнени  в узле 2 не .происходит. Тогда на пр мом выходе узла 2 - О, а на инверсном . В этом случае элемент И 17 закрыт , а элемент И 16 открыт, и сигналы от генератора 1« через элемент И 16 поступают на тактовый вход блока 3. При этом просматриваетс  последовательно вс  совокупность строк матрицы инцидентности, сформированна  в блоке 4 перебора сочетаний, и на счетчиках 8 подсчитываетс  количество 1, содержащихс  в каждом столбце этой совокупности строк Если в процессе последовательного вьщелени  единиц в блоке 3 на каком-либо из счетчиков 8 зафиксируетс  более двух 1, то на выходе соответствующего элемента И 10 по вл етс  сигнал, который проходит через элементы ИЛИ 23, 21 и устанавливает триггер 15 в нуль, чем обеспечиваетс  прекращение подачи сигналов от генератора 1 на тактовый вход блока 3 выделени  единиц. Этот же сигнал с выхода элемента ИЛИ 21 поступает на тактовый вход блока 4 и обеспечивает формирование очередного сочетани , задерживаетс 
на элементе 25 задержки (врем  задержки определ етс  переходными процессами в блоке 4 перебора сочетаний) и поступает на вход элемента И 18, который открыт потенциалом с пр мого выхода элемента ИЛИ 20, так как триггер 12 находитс  в единичном состо нии . С выхода элемента И 18 сигнал прохо ит через элемент ИЛИ 22 и выполн ет действи , описанные выше.
Если в процессе последовательного выделени  единиц блоком 3 переполнени  счетчиков 8 не происходит, то после завершени  работы блока 3 выполн етс  сравнение содержимого регистра 7 и кода, снимаемого с первых разр дов счетчиков 8. При совпадении указанных кодов элемент И 19 потенциалом с выхода блока 6 открываетс . В этом случае в следующем такте на
выходе окончани  работы 3 по вл етс  сигнал, который проходит от- крытьй элемент И 19 и поступает на вход 40 записи кода узла 2 сравне
ни , чем обеспечиваетс  запись в узле сравнени  кода, наход щегос  на его информационных входах, т.е. записываетс  код совокупности ребер графа, образующей искомую простун) цепь (цикл). Этот же сигнал увеличивает содержимое счетчика 11 на единицу и через элемент ИЛИ 27 сбрасьгоа ет в,нуль триггер 12, чем обеспечиваетс  выдача с инверсного выхода элемента ИЛИ 20 сигнала окончани  работы устройства, а с пр мого выхода - запрещающего потенциала на элемент И 18. Сигнал с выхода блока 3 поступает также на элемент ИЛИ 21 и с его выхода сбрасьтает триггер 15 в нуль и прекращает подачу тактовых сигналов с генератора 1. При несовпадении кодов регистра 7 и выходов счетчиков 8 элемент И 19 закрываетс  В этом случае сигнал с выхода блока 3 через элемент И 19 не проходит, а поступает на вход элемента ИЛИ 21 и с его выхода осуществл ет описанны ранее действи , т.е. формирует новое сочетание, которое в дальнейщем провер етс , образует оно простзто цепь (цикл) или нет. Если после проверки всех сочетаний дл  заданного количества ребер совпадени  кодов в блоке 6 не происходит, то сигнал с первого выхода окончани  работы блока 4 перебора сочетаний проходит через элемент ИЛИ 27 и устанавливает в нуль триггер 12, чем обеспечиваетс  окон- чание работы устройства. В данном сл случае счетчик 11 устройства, а также все регистры 42 узла 2 сравнени 
наход тс  в нулевом состо нии.
(
Второй режим .работы устройства отличаетс  тем, что сигналом с входа 29 устройства через элемент 24 задержки и замкнутые контакты переключател  28 устанавливаетс  в единичное состо ние триггер 13. Кроме того , окончание работы устройства происходит только по сигналу с первого выхода окончани  работы блока 4, ко- торый сбрасывает триггер 13 в нуль, т,е. после того, как будут проанализированы все сочетани  с заданным количеством ребер. При этом число простых цепей с заданным количеством рэбер графа фиксируетс  в счетчике 11, а сами коды найденных совокупностей ребер записьшаютс  в регистры 42 узла 2 сравнени .
5
0
0
В третьем режиме работа устройства отличаетс  тем, что сигнал начала работы с входа 29 устанавливает в единичное состо ние триггер 14, который сбрасываетс  только сигналом с второго выхода окончани  работы блока 4 перебора сочетаний, т.е. после того, как будут сформированы и проверены все возможные сочетани  ребер, начина  с заданного количества . .На счетчике 11 фиксируетс  количество всех простых цепей (циклов), а их коды записываютс  в регистры 42 узла 2 сравнени .

Claims (2)

  1. Формула изобретени 
    1, Устройство дл  исследовани  графов, содержащее блок перебора сочетаний , блок сравнени , наборное поле , генератор импульсов, регистр, счетчик, первый и второй элементы И, первый и второй элементы ИЛИ, о т - лича -ющеес  тем, что, с целью расширени  функциональных возмож- ностей устройства за счет определени  циклов, в него введены блок выделени  единиц, узел сравнени , группа счетчиков, группа элементов ИЛИ, группа элементов И, первый, второй и третий триггеры задани  режимов, третий и четвертый элементы И, третий , четвертый и п тый элементы ИЛИ, первый, второй, третий и четвертый элементы задержки, триггер и переключатель режимов работы, причем вход первого элемента задержки  вл етс  входом устройства, выход первого элемента задержки подключен к подвижному контакту переключател  режимов работы, первые входы установки в нуль первого, второго и третьего триггеров задани  режима объединены между собой, соединены с входом установки в нуль счетчика, с установочным входом узла сравнени , с первым входом третьего элемента ИЛИ и с входом первого элемента задержки, выход третьего элемента ИЛИ подключен к входу установки в нуль блока выделени  единиц, к входу третьего элемента задержки, к входам установки в нуль счетчиков группы, выход первого разр да каждого 1-го счетчика группы подключен к i-му входу первой группы входов блока сравнени  и подключен к первому входу i-ro элемента И группы fi 1, п), выход второго разр да
    каждого 1-го -счетчика группы подключен к второму входу i-ro элемента И группы, выход каждого i-ro элемента И группы подключен к, 1-му входу четвертого элемента ИЛИ, выход которого подключен к первому входу второго :элемента ИЛИ, второй вход которого подключен к выходу второго элемента И, тре тий вход второго элемента ИЛИ подключен к выходу четвертого элемен та задержки, выход второго элемента ИЛИ подключен к тактовому входу блока перебора сочетаний, к . входу установки в нуль триггера и к входу второго элемента задержки, выход которого подключен к первому входу третьего элемента И, второй вход которого подключен к пр мому выходу первого элемента ИЛИ, инверсный выход которого  вл етс  выходом окончани  работы устройства, выход третьего элемента И подключен к второму входу третьего элемента ИЛИ, каждый вход первого элемента ИЛИ подключен к пр мому выходу одноименного триггера задани  режима, первый, второй и третий неподвижные контакты переключател  режимов работы соединены с входами установки в единицу соотв.етственно первого, второго и третьего триггеров задани  режимов работы, выход третьего элемента задержки подключен к входу установки в единицу триггера и k входу установки кода блока вьщелени  единиц, выход окончани  работы которого подключен к входу четвертого элемента задержки и к первому входу четвертого элемента И, выход каждого 1-го разр да регистра подключен к i-му входу второй группы входов блока сравнени , выход которого подклю , чен к второму входу четвертого элемента И, выход четвертого элемента И подключен к первому входу п того элемента ИЛИ, к счетному входу счетчика и к входу разрешени  записи кода узла сравнени , пр мой выход которого подключен к первому входу второго элемента И, а инверсный выход узла сравнени  подключен к первому входу первого элемента И, вторые входы первого и второго элементов И объединены и подключены к пр мому выходу триггера, третьи входы первого
    и второго элементов И объединены и подключены к выходу генератора импуль сов, выход окончани  перебора всех возможных сочетаний блока перебора
    - 10
    f5
    20
    25
    1290345 0
    сочетаний подключен к второму входу п того элемента ИЛИ и к второму входу установки в нуль второго триггера задани  режима работы, выход п того элемента ИЛИ соединен с вторым входом установки в нуль первого триггера задани  режима, выход окончани  перебора части сочетаний .блока перебора сочетаний подключен к второму входу установки в нуль первого триггера задани  режима, группа информационных выходов блока перебора сочетаний подключена соответственно к группе информационных входов блока выделени  единиц и к группе информационных входов узла сравнени , выход каждого i-ro разр да блока выделени  единиц подключен к i-й горизонтальной шине наборного пол , соответствующей i-й строке матрицы инцидентности исследуемого графа, а j-й вход каждого i-ro элемента. ИЛИ группы (где i Г, п; j 1, п) подключен к j-й вертикальной шине i-й группы вертикальных шин наборного пол , соответствующим столбцам матрицы инцидентности исследуемого графа, выход каждого i-ro элемента ИЛИ группы подключен к счетному входу i-ro счетчика группы, выход первого элемента И соединен с тактот. вьм входом блока выбора единиц. ;.
  2. 2. Устройство по п, , отличающеес  тем, что узел сравнени  содержит группу из п регистров, 35 п групп элементов И записи, п групп элементов ИЛИ сравнени , группу из п элементов ИЛИ запрета, группу из п-1 элементов И блокировки, группу из п элементов И анализа, выходной элемент ИЛИ, причем первые входы оД7 поименных элементов И записи всех групп объединены и  вл ютс  соответ- ствзтощим входом группы информационных входов узла, первые входы одноименных элементов ИЛИ сравнени  всех групп объединены между собой и объ- единецы с первыми входами одноименных элементов И записи групп, выход каждого i-ro элемента И записи каждой j-й группы (где i Г7 ш; j 1 , п ; m - число разр дов в регистре; п - количество регистров в группе) подключен к входу 1-го разр да J-ro регистра группы, нулевой выход i-ro разр да.j-ro регистра подключен к- второму входу i-ro элемента ИЛИ .сравнени  j-й группы, выход которого подключен к i-му входу j-ro элемента И
    30
    40
    45
    50
    10
    ;. 35
    анализа группы, выход j-ro элемента анализа группы подключен.к j-му входу выходного элемента ИЛИ, пр мой выход которого  вл етс  пр мым выходом уз ла, а инверсный выход выходного эле- мента.ИЛИ  вл етс  инверсным выходом узла, единичный выход каждого i-ro разр да J-ro регистра группы подключен к i-му входу j-ro элемента ИЛИ запрета группы, пр мой выход которого подключен к (т+1)-му входу J-ro элемента И анализа группы, а инверсный выход каждого j-ro элемента ИЛИ запрета группы, кроме первого, подклю- чен к первому входу J-ro (j 2 , п) элемента И блокировки группы, второй
    вход которого подключен к пр мому выходу (j-l)-ro элемента ИЛИ запрета группы, вторые входы всех элементов И записи всех групп объединены и  вл ютс  входом разрешени  записи кода узла, входы установки в нуль всех регистров группы объединены и  вл ютс  установочным входом узла, третьи входы всех элементов И записи каждой J-й группы, кроме первой группы, объединены и подключены к выходу j-ro элемента И блокировки группы, объединенные третьи входы элементов И записи первой группы подключены к инверсному выходу первого элемента ИЛИ запрета группы.
    Составитель Т. Сапунова Редактор И. Рыбченко Техред Л.Сердюкова Корректор А. Т ско
    Заказ 7904/48
    Тираж 673Подписное
    ВНШШИ Государственного комитета СССР
    по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5
    Производственно-полиграфическое предпри тие, г Ужгород, ул. Проектна , 4
SU853940682A 1985-08-06 1985-08-06 Устройство дл исследовани графов SU1290345A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853940682A SU1290345A1 (ru) 1985-08-06 1985-08-06 Устройство дл исследовани графов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853940682A SU1290345A1 (ru) 1985-08-06 1985-08-06 Устройство дл исследовани графов

Publications (1)

Publication Number Publication Date
SU1290345A1 true SU1290345A1 (ru) 1987-02-15

Family

ID=21193036

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853940682A SU1290345A1 (ru) 1985-08-06 1985-08-06 Устройство дл исследовани графов

Country Status (1)

Country Link
SU (1) SU1290345A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР IP 1056206, кл. G 06 F 15/31, 1983 Авторское свидетельство СССР № 987616, кл. G 06 F 5/02, 1983с Авторское свидетельство СССР № 271906, кл. G 06 F 7/48, 1974. Авторское свидетельс гво СССР 888128, кл. G 06 F 15/20, 1981. *

Similar Documents

Publication Publication Date Title
US5745498A (en) Rapid compare of two binary numbers
US5717694A (en) Fail analysis device for semiconductor memory test system
SU1290345A1 (ru) Устройство дл исследовани графов
SU1386999A1 (ru) Устройство дл тестового контрол цифровых блоков
SU1681304A1 (ru) Устройство дл автоматического поиска дефектов в логических блоках
SU412619A1 (ru)
SU1233156A2 (ru) Устройство дл контрол цифровых блоков
SU943731A1 (ru) Устройство дл анализа последовательных кодов
SU1124331A2 (ru) Система дл автоматического контрол больших интегральных схем
SU1341651A2 (ru) Устройство дл формировани гистограммы
KR100292644B1 (ko) 두이진수의고속비교방법및장치
SU1298940A1 (ru) Устройство выбора каналов
SU1254490A1 (ru) Устройство дл контрол операций над полем общих данных
SU1278856A1 (ru) Устройство дл контрол вычислительных программ
SU1300459A1 (ru) Устройство дл сортировки чисел
SU1177856A1 (ru) Запоминающее устройство
SU1410053A1 (ru) Устройство дл асинхронной ассоциативной загрузки многопроцессорной вычислительной системы
SU1183968A1 (ru) Устройство для контроля логических блоков
RU1815634C (ru) Устройство дл вычислени минимального покрыти
SU1170513A1 (ru) Устройство дл контрол полупроводниковой пам ти
SU1571685A1 (ru) Устройство дл контрол оперативной пам ти
SU1244677A1 (ru) Устройство дл контрол параметров
SU1291988A1 (ru) Устройство дл ввода информации
SU1067506A1 (ru) Устройство дл контрол и диагностики цифровых блоков
SU1273941A1 (ru) Устройство дл разбиени графа на подграфы