SU1287195A1

SU1287195A1 - Интегратор

Info

Publication number: SU1287195A1
Application number: SU853955180A
Authority: SU
Inventors: Евгений Николаевич Кисин; Владимир Иванович Михайлов; Владимир Леонидович Похваленский; Петр Евгеньевич Швецов
Original assignee: Предприятие П/Я А-3808; Московский авиационный институт им.Серго Орджоникидзе
Priority date: 1985-09-17
Filing date: 1985-09-17
Publication date: 1987-01-30

Abstract

Изобретение предназначено дл выполнени математической операции . , интегрировани разности двзпс аналого- вьк напр жений. Целью изобретени вл етс повьшение точности интегриро . г вани и расширение функциональных возможностей за счет обеспечени управлени вехшчиной зоны нечувствительности . Интегратор содержит дифференциальный операционный усилитель 1, управл емый источник тока, образованный источниками 9 и 10 напр жени и преобразовател ми 7 и 8 напр жени в ток, и блок интегрировани , образованный накопительным конденсатором 11 и повторителем 12 напр жени . Интегратор позвол ет обеспечить равенство коэффициента интегрировани дл различных пол рностей входного напр жени за счет использовани дл компенсации зоны нечувствительности двухпо- Q л рного управл емого источника тока, что также позвол ет, измен только величину резистора, включенного между базами и эмиттерами первого и второго транзисторов, измен ть величину зоны нечувствительности интегратора как в сторону увеличени , так и в сторону уменьшени , ато, в свою очередь, приводит к повышению точности интегрировани и расширению функциональных возможностей интегратора. 1 ил. (Л с:

Description

ч/Ли

1Ч

Изобретениехотноситс к автоматик и вычислительной технике.

Цель изобретени - повышение точности интегрировани и расширение функциональных возможностей -лутем обеспечени управлени величиной зон нечувствительности.

На чертеже приведена функциональ- ,на схема предлагаемого интегратора.

Интегратор содержит дифференци- альный операционный усилитель 1, масштабные резисторы 2-6, преобразователи напр жени в ток, вьшолненные на бипол рных транзисторах 7 и 8, источники 9 и 10 посто нного напр же-

ни , накопительный конденсатор 11, повторитель 12 напр жени .

Выход дифференциального операционного усилител 1 через масштабные резисторы 2 и 3 соединен соответственно с инвертирунмцим и неинвертирующим входами усилител 1. Инвертирующий вход усилител 1 через масштабный резистор 4 соединен с первым информационным входом интегратора, неинвертирующий вход усилител 1 через масштабный резистор 5 соединен с вторым информационным входом интегратора , а через масштабный резистор 6 - с шиной нулевого потенциала.

Эмиттеры транзисторов 7 и 8 соединены с неинвертирующим входом дифференциального операционного усилител , базы - с шиной нулевого потенциала , а коллекторы соединены с первыми выводами источников 9 и 10, вторые выводы которых подключены к од- .ному из выводов накопительного конденсатора 11 и входу повторител 12 напр жени . Второй вьшод накопительного конденсатора 11 соединен с шино нулевого потенциала.

Интегратор работает следующим образом .

Входные сигналы через резисторы 4 , и 5 поступают на инвертирующий и неинвертирующий ходы усилител 1, охваченного через резисторы 2 и 3 соответственно отрицательной и положительной обратными св з ми. В этом случае между неинвертируклцим входом усилител 1 и шиной нулевого потенциала через база-эмиттерный переход транзистора 7 (или 8) и резистор б протекает ток, величина и направле- йие которого определ ютс величиной

и знаком разности входных напр жений. Ток, протекающий по база-эмиттерной цепи транзистора 7 (или 8), вызывает| соответствующий ток в коллекторной цепи транзисторов, который зар жает накопительный конденсатор 11 до напр жени соответствующей пол рности, величина которого .ограничена напр жением источников 9 и 10. Напр жение с конденсатора 11 через повторитель 12 напр жени поступает на выход интегратора .

Повышение точности интегрировани достигнуто путем введени усилител 1 и резисторов 2-6, соответствующим выбором которых достигаетс заданна величина зоны нечувствительности интегратора и равенство коэффициентов интегрировани дл положительных и отрицательных входных сигналов.

Claims

Формула изобретени

Интегратор, содержащий накопительный конденсатор, повторитель напр ени , ВЫХОД которого вл етс выхоом интегратора, первый и второй преобразователи напр жени в ток, выполненные на первом и втором бипол рных транзисторах, базы которых соединены с первым выводом накопительного конденсатора и подключены к шине нулевого потенциала, два последовательно соединенных источника посто нного напр жени , общий вьтод которых подключен к второму вьюоду накопительного конденсатора и входу повторител напр жени , а другие выводы соединены с коллекторами соответственно первого и второго бипол рных транзисторов, отличающийс тем, что, с целью повьш1енй точности интегрировани и расширени функциональных возможностей за счет обеспечени управлени величиной зоны нечувствительности , в него введены дифференциальный операционный усилитель и п ть мае- штабных резисторов, причем первые выводы первого и второго масштабных резисторов вл ютс соответственно первым и вторьм информационными входами интегратора,- вторые их выводы подключены соответственно к инвертирующему

ri неинвертирующему входам дифференциального операционного ycшшteл , и соответственно через третий и четввР тый масштабные резисторы к его выхо312871954

ду, эмиттеры первого и второго било- операционного усилител и через п тый л рньгх транзисторов соединены с неин- масштабный резистор - с птной нулево- вертирзпмцим входом дифференциального го потенциала.