SU1285537A1 - Устройство дл сохранени информации в полупроводниковой пам ти при аварийном отключении питани - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может был использовано в системах числового программного управлени  и различных вычислительных комплексах. Цель изобретени  - повышение надежности устройства. Устройство содержит основной и резервный 6 источники питани , компаратор 9, буферный формирователь 10, ключ на транзисторе 11, конденсатор 14, диоды 7, 8 и резисторы 12, 13. Устройство содержит адресную шину 1, шину 2 данных, шину 3 управлени  и питани  и запоминающие матрицы 4, имеющие вход 5 режима работы. 1 ил.

Description

(Л

00 СП

ел

О9

11285537

Изобретение относитс  к вычислительной технике и может быть использовано в системах числового программного управлени  и различных вычислительных комплексах.

Цель изобретени  - повышение надежности устройства.

На чертеже изображена функциональна  схема устройства

л ющего сигнала выбора, матриц 4. Те самым разрешаетс  прием адреса с ши ны 1 и обмен данными с внешним устройством по шине 2 соответственно выбранному режиму работы ОЗУ.

Описанное соответствует нормальной работе устройства при включенном основном питании.

При провале или исчезновении ос

Устройство дл  сохранени  информа- новного питани  конденсатор 14 разл ющего сигнала выбора, матриц 4. Тем самым разрешаетс  прием адреса с шины 1 и обмен данными с внешним устройством по шине 2 соответственно выбранному режиму работы ОЗУ.

Описанное соответствует нормальной работе устройства при включенном основном питании.

При провале или исчезновении ос -

новного питани  конденсатор 14 раз

ции в полупроводниковой пам ти при аварийном отключении питани  подключаетс  к оперативному запоминающему устройству (ОЗУ), содержащему адрес- нуюшину 1, шину 2данных, шинуЗ управлни  и питани  изапоминаюпще матрицы 4, имеющие вход 5 режима работы. Устройство содержит также резервный источник 6 пита:ни , разделительные элементы, выполненные в виде диодов 7 и 8, компаратор 9, буферный формирователь 10, ключ на транзисторе 11 ограничительные элементы, выполненные в виде первого 12 и второго 13 резисторов, накопительный элемент, выполненный в виде конденсатора 14, один из вьшодов которого подключен |к основному источнику питани  (не показан ) , а другой - к шине 15 нулевого потенциала. Устройство имеет функциональные вход 16 и выход 17.

Устройство работает следующим образом . .

На выводы питани  матриц 4 подаетс  напр жение питани , поступающее от шины 3 или резервного источника 6.

Напр жение U источника 6 выбрано несколько меньшим, чем напр жение основного источника питани  U, что позвол ет при включенном основном питании закрыть диод 7 и подключить матрицы 4 к шине 3 основного питани  через диод 8. Одновременно с этим напр жени  U и Ц подаютс  на входы компаратора 9. Если, выполн етс  условие Uj и , на выходе компаратора 9 устанавливаетс  положительный потенциал, который через резистор 12 открывает транзистор 11, подключа  вывод формировател  10 к шине

15нулевого .потенциала.

Обращение к матрицам 4 инициируетс  подачей на функциональный вход

16устройства уровн  логического О. При этом вывод элемента формировател  10 подключаетс  к шине 15, что соответствует установлению управ

0

5

0

5

р жаетс  так, что выполн етс  условие и g и . Диод 7 открываетс  и матрицы 4 запитываютс  от резервного источника 6. Одновременно срабатывает компаратор 9, запира  транзистор 11 и включа  тем самым формирователь 10. Независимо от иаличк  помех и выбросов на функциональном входе .. 16 устройства, обусловленных переходными процессами в шине 3, на функциональном выходе 17 устройства че- рез резистор 13 устанавливаетс  положительный потенциал, соответствующий отсутствию сигнала выбора матриц 4, т.е. полностью исключаетс  возможность ложной записи случайной информации в ОЗУ.

При восстановлении основного питани  устройство вновь переходит в нормальный режим работы. При другой пол рности управл ющего сигнала выбора матриц на функциональном выходе устройства может быть установлен инвертор, включенный по питанию между выходом питани  устройства и шиной 15.

Claims (1)

1. Формула изобретени 

   .Устройство дл  сохранени  информации в полупроводниковой пам ти при аварийном отключении питани , содержащее основной и резервный источники питани , разделительные элементы, вьшолненные в виде диодов, одни выводы которых объединены и  вл ютс  выходом питани  устройства, а другие подключены соответственно к резервному и основному источникам питани , накопительный элемент, вьшолненный в виде конденсатора, один вывод которого соединен с основным источником питани , а другой вывод - с шиной нулевого потенциала, отличающеес  тем, что, с целью повышени  надежности устройства, в него введены компаратор, буферньй формирователь , ограничительные элементы,

   3 12855374

   выполненные в виде резисторов, итора подключен к одному из вьтодов ключ на транзисторе, эмиттер которо-питани  буферного формировател , го подключен к шине нулевого потен-другой вывод питани  которого соеди- циала, база через первый резисториен с основным источником питани , соединена с функциональным выходом5 функциональные вход и выход буфер- компаратора, функциональные входыного формировател   вл ютс  соответ- которого подкл бчены соответственноственно входом и выходом выбора к основному и резервному источникамматриц пам ти устройства, причем питани , а выводы питани  компарато-функциональный выход буферного фор- ра Соединены соответственно с выхо- 0 мировател  через второй резистор дом питани  устройства и шиной нулб-подключен к выходу питани  устрой- вого потенциала, коллектор транзис ства.