SU1176386A1

SU1176386A1 - Запоминающее устройство с защитой информации от разрушени

Info

Publication number: SU1176386A1
Application number: SU833678349A
Authority: SU
Inventors: Валерий Андреевич Васильев; Игорь Дмитриевич Соболев
Original assignee: Предприятие П/Я Р-6758
Priority date: 1983-12-23
Filing date: 1983-12-23
Publication date: 1985-08-30

Abstract

ЗАПОМИНАЮПЩЕ УСТРОЙСТВО С ЗАЩИТОЙ ИНФОРМАЦИИ ОТ РАЗРУШЕНИЯ, содержащее блоки пам ти, первый, второй и резервный источники питани , блок контрол , элементы И, ключ, причем входы первого и второго источников питани вл ютс первыми входами устройства, выходы первого и второго источников питани подключены ко входам блока контрол , выходы первого и резервного источников питани соединены с первым входом ключа и первыми входами блоков пам ти, вторые входы которых подключены к выходу ключа, первые входы элементов И вл ютс вторыми входами устройства, выходы элементов И подключены к третьим входам блоков пам ти, четвертые входы которых вл ютс третьими входами устройства, отличающеес тем, что, с целью упрощени устройства и повышени его быстродействи , в него введены элемент ИЛИ и триггер Шмитта, вход которого подключен к выходу блока контрол , е а выход соединен со вторыми входами элементов И, выходы которых подключены ко входам элементов ИЛИ, выход которого соединен со вторым входом ключа.

Description

Cv

C9b

DO ЭО 9

Изобретение относитс к запоминающим устройствам (ЗУ) и может быть применено в цифровых вычислительных устройствах, в частности в системах числового программного управлени .

Цель изобретени упрощение устройства и повьшеН1 ё его быстродействи .

На чертеже предс тавлена структурнай схема устройства.

Устройство содержит основные источники 1 и 2 питани , резервный источник 3 питани , блок 4 контрол , триггер Имитта 5, элементы 6 И, элемент ИЛИ 7, блоки 8 пам ти, ключ 9, шины 10 и 11.. управлени ,

Устройство работает следующим образом .

Напр жение сети поступает на истоники питани 1 и 2, где преобразуетс и выпр мл етс . Источник 1 питает запоминающие матрицы и схемы управлени , источник 2 - логические элементы . Выпр мленное напр жение от источников 1 и 2 поступает на блок 4 Контрол , к выходу которого Подключен триггер Шмитта 5. При нормальных потенциалах питающих напр жений сигнал с выхода блока 4 контрол взводит триггер 5 высокий потенциал с выхода которого поступает на входы элементов И 6 и разрешает прохождение по шинам 10 сигналов Обращение.

к блокам 8 пам ти. Одновременно с выходами элемента И 6 сигнал Обращение поступает на элемент ИЛИ 7 и с его выхода на управл ющий вход ключа 9, который открьшаетс и подает питание ни схемы управлени блоков 8 пам ти. При наличии на шине 11

адреса происходит выборка слова из блоков 8 пам ти.

В случае отключени сети или уменьени питающего напр жени ниже заанного значени сигнал на выходе блока 4 контрол исчезает, триггер 5 сбрасываетс и низкий потенциал с его выхода поступа на входы элеентов И 6, блокирует сигналы Обраение к запоминающим матрицам 8 и одновременно через Элемент ШШ 7 запирает ключ 9, чем (локируетс поступление питающего напр жени на схемы управлени блоков 8 пам ти. Таким образом обращение к блокам 8 пам ти надежно заблокировано как по сигнал Обращение, так и по питанию схемы управлени , что исключает разрушение информации во врем переходных процессов при отключении питаюшзнх напр жений. Питание блоков 8 пам ти в этом случае происходит от резервного источника 3 питани .

Claims

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

С ЗАЩИТОЙ ИНФОРМАЦИИ ОТ РАЗРУШЕНИЯ, содержащее блоки памяти, первый, второй и резервный источники питания, блок контроля, элементы И, ключ, причем входы первого и второго источников питания являются первыми входами устройства, выходы первого и второго источников питания подключены ко входам блока контроля, выходы первого и резервного источников питания соединены с первым входом ключа и первыми входами блоков памяти, вторые входы которых подключены к выходу ключа, первые входы элементов И являются вторыми входами устройства, выходы элементов И подключены к третьим входам блоков памяти, четвертые входы которых являются третьими входами устройства, отличающеес я тем, что, с целью упрощения устройства и повышения его быстродействия, в него введены элемент ИЛИ и триггер Шмитта, вход которого подключен к выходу блока контроля, а выход соединен со вторыми входами элементов И, выходы которых подключены ко входам элементов ИЛИ, выход которого соединен со вторым входом ключа.

SU 0.,1176386

1 1176386 2 '