Изобретение относитс к области автоматики и вычислительной техники и может быть использовано в ЭВМ и вычислительных системах с микропрограммным управлением в качестве центральных и периферийных управл ющих устройств. Целью изобретени вл етс сокра щение объема оборудовани - блока пам ти микрокоманд за счет сокраще ни объема блока пам ти микрокоманд путем исключени пол логических условий из формата микрокоманд и многофункционального использовани частей пол адреса микрокоманд. На чертеже представлена схема микропрограммного устройства управ лени . Устройство содержит блок I пам ти микрокоманд с выходами 1, - пол старших разр дов очередной микрцкоманды;1„ - пол младших разр дов адреса очередной микрокоманды; 1 пол микроопераций; 1 - признака микрокоманды передачи управлени , счетчик 2 адреса, регистр 3 микрооп раций, первый 4 и второй 5 коммутат ры адреса, мультиплексор 6 логических условий, триггер 7 пуска, генератор 8 тактовых импульсов (первый 8 ( и второй 8 входы тактовых импульсов ), первый 9, второй 10,, третий 11 элементы И, первьш 12, второ 13 элементы ИЛИ, вход 14 пуска устройства , вход-15 кода команды устро ства, выходы 16 - 16 признака команды регистра микроопераций и при нака конца работы регистра микроопе раций соответственно, вход 17 логических условий устройства. Предлагаемое микропрограммное ус ройство управлени функционирует следующим образом. Цепи приведени в исходное состо ние на схеме условно не показаны. Предлагаемое микропрограммное ус ройство управлени работает в режи мах реализации линейных участков мик ропрограмм и реализации микрокоманд ветвлени . Перед началом работы все элементы схемы приведены в нулевое.состо ние а с выхода 16, регистра 3 снимаетс единичньш сигнал. Работа устройства начинаетс после поступлени на вход 14 сигнала Пуск по которому устанавливаетс в единичное состо ние триггер 7 пуска. Генератор 8 на72 чинает работу. По первому тактовому импульсу с выхГода 8j генератора 8 формируютс сигналы синхронизации на первый С и второй С входы синхронизации счетчика 2 адреса.Сигналы формируютс при наличии единичного сигнала признака конца команды и нулевого значени признака микрокоманды передачи управлени на соответствующих входах первого и второго коммутаторов адреса и первого 12 и второго 13 элементов ИЛИ, первого 9 и третьего 11 элементов И. По коду команды, поступающему на вход 15 устройства, соответстпующему адресу первой микрокоманды выполн емой микропрограммы старшие и младшие разр ды кода команды соответственно через первые информационные входы первого 4 и второго 5 коммутаторов адреса поступают на первый D, и второй D информационные входы счетчика 2 адреса.- По адресу, запи ,санному в счетчик 2, из блока 1 пам ти выбираетс М1«срокоманда. В первом режиме микрокоманда линейна . Адрес очередной микрокоманды определ етс выражением при X: о, А, ср О, старшие и младшие разр ды адреса с выходов 1, , 1. блока 1 пам ти; значение провер емого логического услови ; значение признака микрокоманды передачи управлени с выхода 1 блока 1 пам ти; функци конкантенации (присоединени ). Значени А и поступают на соответствующие входы первого 4 и второго 5 коммутаторов при отсутствии сигнала признака конца команды с выхода 16,, регистра 3. В счетчик 2 адреса информаци заноситс при наличии управл ющих сигналов на его первом С, и втором С вхоах , синхронизлции. По сформированноу адресу из блока 1 пам ти выбираетс очередна микрокоманда,операционна часть которой по заднеу фронту тактового импульса с втоого выхода 82 генератора 8, с выхода регистра 3 поступает на выхо 16 устройства. Далее устройство фун ционирует, аналогично описанному алгоритму . Во втором режиме микрокоманда не влени . В поле старших разр дов ; ад реса считанной микрокоманды присутс вует значение провер емого кода лог ческого услови . Адрес очередной микрокоманды оп редел етс вы ажением 1,ссли X 0, ф , если , С{) где А; - косвенный адрес предшеств ющей микрокоманды; старшие разр ды адреса предшествующей микрокоман ды. Если значение провер емого логического услови равно нулю на выход мультиплексора 6, то элементы И 9 и 11 закрыты и запись информации н D , и счетчика 2 не производитс . В счетчике остаетс информа ци , соответствующа А;. По заднему фронту тактового импульса с выхода 8, и генератора выхода второг элемента И 10 снимаетс единичный сигнал. Содержимое счетчика 2 увеличивае с на единицу. Если значение провер емого логического услови равноединице, то .элементы И 10 и 9 закрыты. В счетчике остаетс информаци , соответст вующа А . А д с выхода 1 блока 1пам ти поступают на D счетчика 2при разрешающем сигнале на С с выхода третьего элемента И 11. Осуществл етс функци присоединени мл ° формированному адрасу из блока 1 пам ти выбираетс очередна микрокоманда. Все микрокоманды ветвлени реализуютс аналогично. При реализации последней микрокоманды микропрограммы с выхода 16, регистра 3 считываетс сигнал признака конца работы и поступает на вход установки в ноль триггера пуска, тем самым останавлива работу генератора 8 тактовых импульсов . 7 обретени Формула Микропрограммное устройство управлени , содержащее блок пам ти микрокоманд, счетчик адреса, регистр микроопераций, мультиплексор логических условий, генератор тактовых импульсов, первый и второй элементы И, причем выход счетчика адреса соединен с адресным входом блока пам ти- микрокоманд, выход пол микроопераций которого соединен с информационным входом регистра микроопераций , выход которого соединен с выходом устройства, выход признака микрокоманды передачи управлени блока пам ти микрокоманд соединен с первым управл ющим входом мультиплексора логических условий , вход логических условий устройства соединен с информационным входом мультиплексора логических условий, выход которого соединен с инверсным входом второго элемента И, первый выход генератора тактовых импульсов соединен с первым входом первого элемента И и с пр мым входом второго элемента И, второй выход генератора тактовых импульсов соединен с входом синхронизации регистра микрооперации, выходы первого и второго элементов И соединены соответственно с первым входом синхрониз .ации и суммирующим входом счетчика адреса, отличающеес тем, что, с целью сокращени объема оборудовани блока пам ти микрокоманд, оно содержит первый и второй коммутаторы адреса, третий Элемент И, первый и второй элементы ИЛИ, триггер пуска, причем вход кода команды устройства соединен с первым информационным входом первого и второго коммутаторов адреса, выходы которых соединены соответственно с входом старших разр дов счетчика адреса и входом младших разр дов счетчика адреса, выход признака конца команды регистра микроопераций соединен с управл ющим входом первого и второго коммутаторов адреса и с пр мым входом первого элемента ИЛИ, выход которого соединен с вторым входом первого элемента И и с первым входом второго элемента ИЛИ, выход признака микрокоманды передачи управлени блока пам ти микрокоманд соединенThe invention relates to the field of automation and computer technology and can be used in computer and microprogrammed computer systems as central and peripheral control devices. The aim of the invention is to reduce the amount of equipment - a microcommand memory block by reducing the microcommand memory block by eliminating the logical conditions from the microcommand format and multifunctional use of parts of the microcommand address field. The drawing shows a diagram of a firmware control device. The device contains block I of memory of microinstructions with outputs 1, - the floor of the most significant bits of the next micro command; 1 "- the floor of the lower bits of the address of the next micro command; 1 floor of micro-operations; 1 - the sign of the microcommand of the control transfer, the counter 2 of the address, the register 3 of the microoptions, the first 4 and the second 5 address switches, the multiplexer 6 of the logic conditions, the trigger 7, the start generator 8 clock pulses (the first 8 (and the second clock inputs 8), the first 9, the second 10, the third 11 elements AND, the first 12, the second 13 elements OR, the device start input 14, the device command code input-15, the outputs 16-16 of the micro-register register command sign and at the end of the micro-register register operation, respectively , input 17 logical conditions of the device. The control firmware is functioning as follows: The reset circuit is conventionally not shown in the diagram.The proposed control firmware works in the implementation modes of the linear sections of the microprograms and the implementation of the micro-commands of the branch. state a from output 16, a single signal is removed from register 3. Operation of the device begins after the arrival at input 14 of the signal, the start of which is set to one e trigger 7 launch. Generator 8 na72 finishes work. The first clock pulse from the output 8j of the generator 8 generates synchronization signals to the first C and second C synchronization inputs of the address 2 counter. Signals are generated when there is a single signal of the command end sign and a zero value of the control transfer microcommand at the corresponding inputs of the first and second address switches and the first 12 and the second 13 elements OR, the first 9 and the third 11 elements I. According to the command code received at the input 15 of the device corresponding to the address of the first microcommand executed by mic the major and minor bits of the command code, respectively, through the first information inputs of the first 4 and second 5 switches of the address arrive at the first D, and the second D information inputs of the counter 2 addresses. - To the address recorded in the counter 2, from memory block 1 M1 selects "term. In the first mode, the microinstruction is linear. The address of the next microcommand is determined by the expression at X: o, A, av, O, the senior and minor bits of the address from outputs 1, 1. of memory 1; the value of the logical condition being checked; the value of the characteristic of the microcommand for the transfer of control from the output 1 of the block 1 of the memory; concatenation function (attachment). The values of A and go to the corresponding inputs of the first 4 and second 5 switches in the absence of a signal of the end of the command from the output 16 of the register 3. At the counter 2 of the address information is entered in the presence of control signals on its first C, and second C in, synchronization. The next microcommand is selected from the memory block 1 by the formed address, the operational part of which is on the rear edge of the clock pulse from the second output 82 of the generator 8, from the register 3 output goes to the output 16 of the device. Further, the device functions, similarly to the described algorithm. In the second mode, the microinstruction does not appear. In the field of senior bits; the address of the read microcommand contains the value of the logical condition code being checked. The address of the next micro-command is defined by the decision 1, if X 0, φ, if, С {) where А; - indirect address of the preceding microcommand; older bits of the address of the preceding microcodes. If the value of the checked logical condition is zero at the output of multiplexer 6, then elements 9 and 11 are closed and information is not recorded on D, and counter 2 is not made. In the counter, information remains corresponding to A ;. On the trailing edge of the clock pulse from output 8, and the generator of the output of the second element And 10, a single signal is recorded. The contents of the counter 2 increase with per unit. If the value of the logical condition being checked is equal to one, then the elements 10 and 9 are closed. There is information in the counter, corresponding to A. A d from the output 1 of the block 1 enamel arrives at the D counter 2 at the enable signal at C from the output of the third element I 11. The next microinstruction is chosen to attach the ml ° to the formed address from the memory block 1. All branch microcommands are implemented similarly. When implementing the latest microcommand microprogram from output 16, register 3, a signal of the end of operation sign is read out and is fed to the input of setting the start trigger to zero, thereby stopping the operation of the generator 8 clock pulses. 7 gains Formula Firmware control device containing microinstructions memory block, address counter, microoperation register, logical conditions multiplexer, clock generator, first and second elements AND, the output of address microswitches, output of microoperations floor which is connected to the information input of the register of microoperations, the output of which is connected to the output of the device, the output of the sign of the microcommand of the transfer of control of the microcommand memory block is connected to The control input of the multiplexer logic conditions, the input logic conditions of the device are connected to the information input of the multiplexer logic conditions, the output of which is connected to the inverse input of the second element And, the first output of the clock generator is connected to the first input of the first element And , the second output of the clock pulse generator is connected to the synchronization input of the micro-operation register; the outputs of the first and second elements of AND are connected respectively to the first input of the synchronous From the. and summing input of the address counter, characterized in that, in order to reduce the amount of equipment of the microinstructions memory unit, it contains the first and second address switches, the third Element And, the first and second elements OR, the trigger trigger, and the input of the device command code connected to the first information input of the first and second address switches, the outputs of which are connected respectively to the input of the higher bits of the address counter and the input of the lower bits of the address counter, the output of the end of the micro-register register command connected to the control input of the first and second address switches and to the direct input of the first OR element, the output of which is connected to the second input of the first AND element and to the first input of the second OR element, the output of the microinstruction indication of the microinstruction of the control of the microcommand memory block
с инверсным входом первого элемента ИЛИ и с вторым пр мым входом второго элемента И, выход пол старших разр дов адреса блока пам ти микрокоманд соединен с вторым информационным входом первого коммутатора адреса и с вторым управл ющим входом мультиплексора логических условий, выход пол младших разр дов адреса блока пам ти микрокоманд соединен с вторым информационным входом второго коммутатора адреса, выход мультиплексора логических условий соединен с вторым входом второго элемента ИЛИ, первый выход генератора тактовых импульсов и выход второго элемента ИЛИ соединены соответственно с первым и вторым входами третьего элемента И, выход которого соединен с вторым входом синхронизации счетчика адреса, выход признака конца работы регистра микроопераций соединен с входом установки в О триггера пуска, вход пуска устройства соединен с входом- установки в 1 триггера пуска, выход которого соединен с входом генератора тактовых импульсов.with the inverse input of the first OR element and with the second direct input of the second element AND, the output field of the high-order bits of the memory of the micro-instruction block is connected to the second information input of the first address switch and with the second control input of the multiplexer logic conditions, the output of the lowest-order address the microinstructions memory unit is connected to the second information input of the second address switch, the output of the logic conditions multiplexer is connected to the second input of the second element OR, the first output of the clock pulse generator s and the output of the second element OR are connected respectively to the first and second inputs of the third element I, the output of which is connected to the second synchronization input of the address counter, the output of the sign of the end of the micro-operations register operation is connected to the installation input of the start triggering O, the device start input is connected to the installation input in 1 trigger trigger, the output of which is connected to the input of the clock pulse generator.