Claims (1)
со f Изобретение относитс к импульсной технике и может быть использовано в интегральных схемах цифровой автоматики и вычислительной техники, Цель изобретени - снижение потребл емой мощности и упрощение. На чертеже приведена электрическа принципиальна схема мультиплексора . Мультиплексор содержит К М-разр д ных входных магистралей 1, }ЧЧ информационных входов 2, М выходов 3, К-выходной дешифратор 4 и М групп 5 пар транзисторов, в каждой i-rpynne 5 содержитс К пар 6 транзисторов, кажда j- из которых содержит первый транзистор 7 первого типа проводимости и второй транзистор 8 второго типа проводимости, в каждой j-й паре 6 эмиттер транзистора 7 под ключен к базе транзистора 8, а база к коллектору транзистора 8 и к соответствующему информационному входу 2 I i-ro разр да j-й магистрали 1, в каждой i-й группе 5 коллекторы транзисторов 7 всех пар 6 объединены между собой и подключены к соответствующему i-му выходу 3, эмиттеры транзисторов 7 каждой j-й пары 6, со ответствующей j-й магистрали 1, всех М групп 5 подключены к j-му выходу 9 дешифратора 4, эмиттеры транзисторов 8 всех К пар 6 каждой i-й группы 5 через соответствующий резистор 10 подключены к шине 11 питани . Мультиплексор работает следующим образом. Входна информаци с входов 2 проходит на выходы 3 в инверсном коде с одной из выбранных входных магистралей 1. Выборка нужной j-й магистрали 1 осуществл етс выработкой на J-M выходе 9 дешифратора 4 сигнала логического О (низкий уровень напр жени 0,1 В), а на всех остальных выходах 9 поддерживаетс си нал логической 1 (либо сигнал с от крытого коллектора запертого транзис тора первого типа проводимости, либо напр жение высокого уровн Е - V где V( - максимальное падение напр жени на пр мосмещенном базоэмиттер ном переходе транзистора, при котором он остаетс закрытым; 15 - напр жение шины 11). При этом во всех группах 5 только в одной j-й паре оказываютс заземленными базы ранзисторов 8 и эмиттеры тран исто 32 ров 7, эти транзисторы открыты. Во всех остальных () парах групп 5 отсутствуют базовые токи транзисторов и эмиттерные токи транзисторов 7, следовательно, транзисторы 8 закрыты , а транзисторы 7 наход тс в режиме с оборванным эмиттером и отключенным источником базового тока и также закрыты и независимо от информации на их базах (входах 2) не вли ют на состо ние на выходах 3 мультиплексора. Таким образом, в каждой i-й группе 5 включена только одна j- пара 6 транзисторов 7 и 8, котора пропускает с инвертированием на выход 3 i-й разр д входной информации выбранной j-й входной магистрали 1. Базовый ток транзистора 7 задаетс транзистором 8 и резистором 10. Так как из всех транзисторов 8 дл данной группы 5 включен только один транзистор 8, то эмиттеры транзисторов 8 дл каждой группы 5 объединены и через индивидуальный резистор 10 подключены к шине 11 питани , а сопротивление резистора 10 рассчитываетс из услови обеспечени только одного базового тока транзистора 7. Таким образом, из всех транзисторов 8 включены и запитаны единичным током толы;о М транзисторов 8 (соответственно числу разр дов мультиплексора ) , Выборка другой j -и входной магистрали . 1 осуществл етс подачей сигнала логической 1 на J-M выходе 9 дешифратора 4. При этом все j-e транзисторные пары 6 во всех группах 5 отключаютс , и на выходах 3 на короткое врем выставл ютс сигналы логической 1. Затем на j -м выходе 9 дешифратора 4 вырабатываетс сигнал О, происходит включение j -х транзисторных ,па.р 6, и на выходах 3 по вл етс инвертированна информаци с входной j -и магистрали 1. Формула изобретени Мультиплексор, содержащий К И-разр дных входных магистралей, М выходов , К-выходной дешифратор и М групп пар транзисторов, в каждой i-й группе которых содержитс К пар транзисторов , кажда j- из которых содержит первый транзистор первого типаThe invention relates to a pulse technique and can be used in integrated circuits of digital automation and computer technology. The purpose of the invention is to reduce power consumption and simplify. The drawing shows an electrical schematic diagram of a multiplexer. The multiplexer contains K M-bit input trunks 1,} HH information inputs 2, M outputs 3, K-output decoder 4 and M groups of 5 pairs of transistors, each i-rpynne 5 contains K pairs of 6 transistors, each j of which contains the first transistor 7 of the first conductivity type and the second transistor 8 of the second conductivity type, in each j-th pair 6 the emitter of the transistor 7 is connected to the base of the transistor 8, and the base to the collector of the transistor 8 and to the corresponding information input 2 I i-ro bit yes j-th highway 1, in each i-th group 5 collectors transistor o 7 all pairs 6 are interconnected and connected to the corresponding i-th output 3, emitters of transistors 7 of each j-th pair 6, corresponding to j-th highway 1, all M groups 5 are connected to j-th output 9 of the decoder 4, The emitters of the transistors 8 of all K pairs 6 of each i-th group 5 are connected via the corresponding resistor 10 to the power supply bus 11. The multiplexer works as follows. The input information from inputs 2 passes to outputs 3 in the inverse code from one of the selected input lines 1. The desired j-th line 1 is sampled by generating an O signal at the JM output 9 of the decoder 4 (low voltage level 0.1 V) and on all other outputs 9, a logical 1 is maintained (either a signal from an open collector of a locked transducer of the first conductivity type, or a high voltage E = V where V (is the maximum voltage drop on the transistor biased base-emitter junction, when koto it remains closed; 15 is the bus voltage 11). In this case, in all groups 5 only one jth pair turns out to be grounded bases of transistors 8 and emitters of transistors 32, these transistors are open. In all the other () pairs of groups 5 there are no base currents of transistors and emitter currents of transistors 7, therefore, transistors 8 are closed, and transistors 7 are in a mode with a dangling emitter and a base current source turned off and are also closed and regardless of the information on their bases (inputs 2) do not affect output state 3 multiplex litter. Thus, in each i-th group 5, only one j-pair 6 of transistors 7 and 8 is turned on, which passes, with inverting output 3, of the i-th bit of the input information of the selected j-th input line 1. The base current of transistor 7 is set by transistor 8 and resistor 10. Because of all transistors 8 for this group 5, only one transistor 8 is connected, the emitters of transistors 8 for each group 5 are combined and through an individual resistor 10 are connected to the supply bus 11, and the resistance of resistor 10 is calculated from one the base current of the transistor 7. Thus, all of the transistors are turned on and powered 8 unit current toly; of M transistors 8 (corresponding to the number rows multiplexer discharge) Sampling the other inlet line j s. 1 is performed by applying a logical 1 signal to JM output 9 of the decoder 4. In this case, all the je transistor pairs 6 in all groups 5 are turned off, and the outputs of logic 1 are output for a short time. Then the j output of the decoder 4 is generated signal O, the j-x transistor, par.p 6 is turned on, and the inverted information from the input j-th line 1 appears at the outputs 3. Invention Multiplexer containing KI-bit input lines, M outputs, K output decoder and M groups of transistor pairs, in each i- group which contained K pairs of transistors, each of which contains j- first transistor of the first type
312773834312773834
проводимости и второй транзистор вто-мультиплексора, отличающийрого типа проводимости, в каждой j-йс тем, что, с целью снижени потпаре эмиттер первого транзистора под-ребл емой мощности и упрощени , эмитключен к базе второго транзистора, атеры первых транзисторов каждой j-й база - к коллектору второго транзис- 5пары, соответствующей j-й магистрали, тора и к соответствующему информа-всех М групп подключены к j-му выхоционному входу i-ro разр да j-й ма-ду дешифратора, а эмиттеры вторых гистрали, в каждой i-й группе кол-транзисторов всех К пар каждой i-й лекторы первых транзисторов всех Кгруппы через соответствующий резиспар объединены между собой и подклю- 10тор подключены к шине пита чены к соответствующему i-му выходуни .conductivity and the second transistor of the mhto-multiplexer, which differs in conductivity type, in each j-th with the fact that, in order to reduce the emitter of the first transistor of sub-rebound power and simplify, the emitter is connected to the base of the second transistor, - to the collector of the second transis-5 pair, corresponding to the j-th highway, the torus and to the corresponding information-all M groups are connected to the j-th output input of the i-th bit of the j-th ma-do decoder, and the second emitters are hysteres, each the i-th group of number of transistors of all K pairs Each of the i-th lectors of the first transistors of all Kgroups are connected to each other through the corresponding resispar, and the sub-switch connected to the bus is powered to the corresponding i-th output.