SU1277213A1 - Многоканальное буферное запоминающее устройство - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в вычислительных системах дл  обмена данными между запоминающими устройствами и операционными блоками . Цель изобретени  - повышение надежности устройства. Многоканальное буферное запоминакнцее устройство содержит регистры 1.. .4, коммутаторы 5...8, логические блоки 9... 12, блоки 3ff «« 5 (Л 1 8 f3

Description

13...16 повторителей, блоки 17...20 магистральных элементов, повторители 21...24 синхросигналов и повторители 25...33 управл ющих сигнапов. Кро ме того, устройство содержит магистрали 34...37 данных, входы 38...41 синхросигналов и управл ющие входы 42...50. Режим работы устройства устанавливаетс  подачей сигналов на входы 42...50 и синхросигналов на входы 38...41. В режиме трансл ции информации регистры информац) и с одного из входов (34...37) поступают 13 на один из вьгходов (34...37) через соответствующий регистр (1...4). При передаче данных с запоминанием -организуетс  промежуточное хранение информации в регистрах (1...4), после чего она может быть вьщана на любую магистраль (34...37). Возможен режим работы с мажоритарным сложением данных трех каналов и вьщачи результатов сложени  на выход. При этом возможна передача с промежуточньм хранением данных в регистрах и без него . 4 ил .

Изобретение относитс  к вычисли- тельной технике и может быть использовано в вычислительных системах дл  обмена данными между запоминаюпщми устройствами и операционными блоками. Цель изобретени  - повышение надежности устройства. На фиг. 1 представлен пример выполнени  многоканального буферного запоминающего устройства; на фиг, 2функциональна  схема регистра; на :фиг. 3 - то же, логического блока; на фиг. 4 - то же, коммутаторов. Многоканальное буферное запоминающее УСТРОЙСТВО содержит регистры 1 - 4,коммутаторы 5-8, логические блоки 9 - 12, блоки 13 - 16 повторителей , блоки 17-20 магистральных элементов, повторители 21-24 синхросигналов и повторители 25-33 управл ющих сигналов. Кроме того, устройство содержит магистрали 34 - 37 данных, входы 38-41 синхросигналов и управл ющие входы 42 - 50. Регистр 1 (2,3,4) содержит п раз р дов группы информационных входов, элементы И-ИЛИ 51 по числу и элементы НЕ 52 и 53. Логический блок 9 (10 11,12) содержит блок 54 мажоритарных элементов и блок 55 элементов И. Ком мутатор 5 (6,7,8) содержит дешифратор 56, группу 57 элементов И-ИЛИ, первый и второй элементы ИЛИ-НЕ 58 и 59. Регистр 1 (2,3,4) работает в дву:к режимах: трансл ции и хранени  инфор нации. При высоком уровне сигнала на синхровходе регистра 1 (2,3,4), т.е. при высоком уровне сигнала на входе элемента НЕ 52 и выходе элемента НЕ 53, информаци  с группы информационных входов регистра 1 (2,3,4) на его группу выходов передаетс  без изменени  (режим трансл ции). При низком уровне сигнала на синхровходе регистра 1 (2,3,4),т.е. при высоком уровне сигнала на входе элемента НЕ 52, регистр 1 осуществл ет хранение запомненной информации, присутствовавшей на группе его информационных входов в момент переключени  сигнала на синхровходе регистра 1 (2,3,4) с высокого уровн  на низкий. Таким образом элементы И-РШИ 51, управл емые сигналами с выходов элементов НЕ 52 и 53, выполн ют роль как трансл торов информации, так и элементов пам ти. Логический блок 9 (10,11,12) предназначен дл  преобразовани  информации , присутствующей на выходах регистров 2,3 и 4 (1,3 и 4) , (1,-2 и 4), (1,2 и 3), таким образом, что блок 54 мажоритарных элементов реализует функцию голосовани  по большинству (2 из 3-х), а блок 55 элементов И реализует функцию логического умножени . Подключение выходов сооветствующих регистров 1-4 к входам блока 54 мажоритарных элементов и блока 55 элементов И соответствующих логических блоков 9-12 отражает таблица на фиг. 3, где в колонке, обозначенной

3127

ЛУ, указаны номера логических блоков, а в строчках соответственно номера буферных регистров 1-4, выходы которых подключены к входам .блока 54 мажоритарных элементов и блока 55 эле- s ментов И соответствующего логического блока 9 (10,11,12),

Коммутатор 5 (6,7,8) предназначен дл  передачи на выходблока 5 (6,7,8) информации с выходов регистра 1-4 и Ю логических блоков 9-12, а также дл  вьщачи сигналов управлени  бло- . ками 17-20 магистральных элементов. Вьздача блоками 5-8 низкого уровн  сигналов дл  управлени  блоками 17- t5 20 магистральных элементов пр едназначена дл  перевода их выходов в третье высокоимпедансное состо ние и осуществл етс  в тех случа х, когда по магистрали 34 (35,36,37) . 20 данных осуществл етс  прием информации в буферное запоминающее устройство , либо когда магистраль 34 (35,36, 37) данных предоставл етс  в распор жение внешних (по отнощению к дан- 25 ному) устройств дл  обмена информа- . ции.

Коды управлени  блоком 5 (6,7,8), поступающие на его первый, второй и

третий управл ющие входы повторителей 25,26 и 33 (27,28 и 33), (29,30 и 33), (31,32 и 33) в двоичной форме указаны на дешифраторе 56 (фиг,4), сигналы с выходов которого осуществл ют передачу информации с соот- 35 ветствующей группы входов блока 5 (6,7,8) на его группу выходов. В таблице на фиг. 4 в колонке MX указаны коммутаторы 5-8, а в строчках им соответствующих указаны регистры и 40 блоки 54 и 55 мажоритарных элементов и элементов И логических блоков 9 .12, выходы которых подключаютс  соответствующим образом к входам группы 57 элементов И-ИЛИ.45

При приеме информации с магистрали 34 (35,36,37) данных в буферный регистр 1 (2,3,4),когда на входе 38 (39,40,41) синхросигналов устройства и выходе повторител  21 (22,23,24) 50 синхросигналов присутствует высокий уровень сигнала, на выходе второго элемента ИЛИ-НЕ 59 вырабатываетс  сигнал низкого уровн , переключающий блок 17.(18-20) магистральных элемен-55 тов в третье состо ние. Крометого, сигнал низкого уровн  на выходе второго элемента ИЛИ-ИЕ 59 вырабатывает2134

с  сигналом на выходе первого элемента ИЛИ-НЕ 58, когда на его входах сигналы отсутствуют, т.е, когда на входах дешифратора 56 присутствуют коды 000 или 100,

Устройство работает следующим образом .

Пример трансл ции информации между каналами,а именно магистрал ми 34-37 даивых.Информаци  с магистрали 34 передаетс  на магистраль 37 ,а с магистрали 36 - на магистраль 35 (трансл ци  информации ме сду другими магистрал ми и трасл ци  информации с одной магистрал} н две или три другие магистрали осуществл етс  идентично, поэтому все возможные комбинации трансл ции информации между магистрал ми не рассматриваютс ) .

Внешние устройства выдают информацию на магистрали 34 и 36 данных. При этом на входы 38 и 40 синхросигналов подаютс  сигналы, по которым указанна  информаци  поступает на группы выходов регистров 1 и 3 соответственно . Состо ние сигналов на управл ющих входах ,46 и 47 безразлично, на управл ющие входы ,45,48 и 50 устройства подаютс  сигналы низкого уровн , на управл ющие входы 44 и 49 - сигналы высокого уровн , обеспечивающие передачу информащл с группы выходов регистра 1 на группу выходов коммутатора 8, а с группы выходов регистра 3 на группу выходов коммутатора 6. При передаче данных с запоминанием на регистрах 1-4 в момент подачи информации на информационные входы регистров 1 (2,3,4) на входы 38 (39,40,41) синхросигналов устройства подаютс  импульсные синхросигналы. При этом отсутствуют жесткие требовани  к длительности вьщачи информации на магистрал х 34-37 данных. Достаточно , чтобы информаци  была истинной за 2 с; до заднего фронта (перепад из высокого уровн  в низкий) синхросигналов на синхровходах буферных регистров 1-4, где С - длительность задержки сигналов на элементах НЕ 52 и 53 или элементе И-ИЛИ 51, Кроме того, указанна  информаци  должна быть истинной в течение времени не менее 2 1) после заднего фронта синхросигналов, стробирующих работу регистров 1-4,

Claims (1)

1. Длительность синхросигналов на входах 38-41 устройства не ограничена сверху (при потенциальном сигнале осуществл етс  передача данных без запоминани  в буферных регистрах 1-4), а минимальна  длительность импульсов должна быть не менее 4 € дл  гарантированного запоминани  информа ции в регистрах 1-4. После запоминани  информации в регистрах 1-4 может быть осуществлена вьщача их содержимого на любую из магистралей 34-37 данных с преобразованием в логических блоках 9-12, либо без такового, что определ етс  выработкой соответствующих кодов на управл ющих входах 42-50 устройства, рричем дл  вьщачи содержимого регист ра 1-4 на одноименную магистраль 3437 данных на первый-третий управл юпще входы одноименных коммутаторов 5-8 должны подаватьс  коды 110. Особенность устройства при работе с запоминанием информации в регистрах 1-4 следующа : если к одной из магистралей, например, 34 данных подключен операционный блок, а к другим 35-37 - блоки пам ти, то устройство допускает обмен данныки одновременно между всеми блоками пам ти без участи  операционного блока, что существенно увеличивает быстродействие работы устройства. При это указанный обмен может осуществл тьс  с логическим преобразованием данных в логических блоках 9-12 без участи  операционного блока. Указанньй обмен данными между блоками пам ти осуществл етс  за два шага : запоми . нание информации в буферных регистрах 1-4 и выдача их содержимого на магистрали 35-37 данных. Работа устройства в мажоритарном режиме может происходить как с запо минанием информации на регистрах 1-4, так и без запоминани  аналогично описанному ранее. При этом в канале-приемнике информации (дл  примерапримем в качестве канала приемника информации канал с коммутатором 5 и магистралью 34 данных) на первом-третьем управл ющих входах коммутатора 5 (соответствует управл ющим входам 42,43 и 50 устройства устанавливаетс  код 111, а на первых-третьих управл ющих вхо-ах остальных коммутаторов 6-8 коы too. Таким образом, информаци  с выходов регистров 2-4 через блок 54 мажоритарных элементов первогр логического блока 9, коммутатор 5 и блок 17 магистральных элементов поступает на магистраль 34 данных. В режиме мажоритировани  информаци  на магистраль 34 данных будет поступать истинной при условии исправной работы элементов остальных каналов устройства и устройств к ним подключенных, либо при соответствующих отказах не более чем в одном канале. Если же наступит отказ и по какому-либо другому каналу., то исп1 авное функционирование устройства обеспечиваетс  подачей одного из кодов 001, 010 или 011 на первьй - третий управл ющие входы коммутатора 5, в зависимости от того, какой из оставшихс  каналов устройства и устройств к нему подключенных остались в работоспособном состо нии. Перестройка структуры устройства на последний исправный канал при работе в мажоритарном режиме (подача одного из вьше упом нутых кодов) обеспечивает дополнительное повьщ1ение надежности его работы. Формула изобретени  Многоканальное буферное запоминающее устройство, содержащее в каждом канале логический блок и регистр, информационные и управл ющие входы которого  вл ютс  соответственно информационными входами и управл ющими входами первой группы устройства, отличающеес  тем, что, с целью повышени  надежности устройства , оно содержит в каждом канале коммутатор, выходы и управл ющие входы которого  вл ютс  соответственно выходами и управл ющими входами второй группы устройства, информационные входы первой группы коммутатора калщого канала подключены к выходам логического блока данного канала, выходы регистра ка сдого канала подключены к информационным входам второй группы коммутатора данного канала и к входам логических блоков других каналов.

   фи.2

   У ffA/xod A/ cpf/г.Ъ

   jfej.f)

   & ; & , & ft ft t И t ft t ff Т И t

   D

   jf

   Л5f

   s

   fS

   Sff

   Bi /xotfitf ff /jrae e /fftifC- /fi/X / ff

   Z5fe7,2ff.})

   г(гг...г4) .f,yO,K)

   VC5 v«:,-v u w CiCj V 0 4v vv«i

   Puf.4