Изобретение относитс к аналоговой вычислительной техникб. и может быть использовано при построении ра личных устройств автоматики и радио электроники, Цель изобретени - упрощение и повышение быстродействи . На фиг. 1 представлена функциональна схема вьшр мител ; на фиг.2 вариант структурной схемы выпp DrIтe л , иллюстрирующий его выполнение на двухкаскадном операционном усилителе , Выпр ш1тель (фиг,1) содержит операционный усилитель 1, ключевой транзистор 2, первый 3 и второй 4 масштабные резисторы, информационный вход 5, выход 6 выпр мител , Ш1-1НУ 7 нулевого потенциала. .Модель двухкаскадного операционного усилител (фиг,2) срдержит УЛ-каскад уси лени амплитуды, ЭП-эмиттерный повто ритель, первый 8 и второй 9 транзисторы входного дифференциального каскада, первый 10 и второй 11 транзисторы динaмIiчecкoй нагрузки, генератор 12 тока. Выпр митель работает следующим образом. Пусть на информационном входе 5 присутствует сигнал отрицательной Этот же сигнал бупол рности U дет подан на базу ключевого транзис тора 2. Поскольку на базу второго 9 транзистора дифференциального каска да операционного усилител 1 подан нулевой noTBHU iari, то напр жение на базе ключевого транзистора 2 будет более отрицательным, чем на базе второго 9 транзистора дифференд аль . ного каскада операционного усилител 1, следовательно, этот транзистор закрыт и не оказывает вли ни на р боту схемы. Операцнонньш усилитель в данной ситуации будет работа;:ь в режиме инвертирующего усшш.тел и напр жение на его выходе и вькоде выпр №1тел будет и„,, -U,,.. при раt )IA венстве величин масщтабных резисторов 3 и 4. В этом случае на вьпаэде выпр мител будет инихщироватьс н пр жение пололагтельной пол рности, эквивалентное по абсолютной вепичине отршдательному входное/ напр жению При уменьшении входного напр жек .и отрицательной пол рности до нул потенциалы на базах первог 8 транзистора дифференциального ка када операционного усилител 1 и ключевого транзисторов сравн ютс и ключевой транзистор 2 перейдет в провод щее состо ние. На выходе 6 выпр мител будет присутствовать в этот момент нулевое напр жение. При росте входного напр жени в положительную сторону потенциал на базе транзистора 9 станет более отрицательным , чем на базе ключевого транзистора 2. Транзистор 9 закроетс и его функции в операционном усилителе 1 будет выполн ть ключевой транзистор 2, при этом операьщонный усилитель 1 перейдет в режим работы неинвертирующего повторител напр жени . Напр жение на выходе 6 выпр мител в этом случае будет опии„ .Быстросыватьс выражением действие выпр мител определ етс временем задержки, необходимым дл переключени операционного усилител 1 из режима инвертирующего усилител в режим неинвертирующего повторител напр жени и наоборот. В данном выпp штeлe переключение из одного режима в другой оператдионного усилител осуществл етс ключевым транзистором, который выполн ет функции входного транзистора операционного усилител 1 дл положительных входных напр жений . При этом остальные каскады операционного усилител 1 не принимают участи в процессе коммутации и по- . этому врем задержки переключени tj дл данного выпр мител равно времени переключени ключевого транзистора 2. ф о р м у л а изобретени Выпр митель, содержащий операционный усилитель, выполненный на первом и втором транзисторах дифференцнального каскада, базы которых вл ютс соответственно неинвертирующцм и инвертирующим входами операционного усилител , подключенньпф соответственно к йнне нулевого потенциала и через первый масштабный резистор к информационному входу выпр мител , выход операционного усилител вл етс выходом выпр мител и соединен с первм выводом второго масштабного резистора, ключевой транзистор, отличающийс тем, что, с целью упрощени и повышени быстродействи , второй вывод второго масщтабного резистора соедиThis invention relates to analog computing technic. and can be used in the construction of various automation devices and radio electronics. The purpose of the invention is to simplify and improve speed. FIG. Figure 1 shows the functional scheme of the superior system; 2 shows a variant of the block diagram Dr DrIte l, illustrating its implementation on a two-stage operational amplifier, Rectifier (FIG. 1) contains operational amplifier 1, key transistor 2, first 3 and second 4 large-scale resistors, information input 5, output 6 Mittel, SH1-1NU 7 zero potential. The model of a two-stage operational amplifier (FIG. 2) will hold the amplitude amplification UL-cascade, the EP-emitter follower, the first 8 and second 9 transistors of the input differential stage, the first 10 and second 11 transistors of the dynamic load, generator 12 current. The rectifier works as follows. Let the signal input 5 present a negative signal. The same signal of the polarity U will be fed to the base of the key transistor 2. Since the base of the second 9 transistor of the differential helmet and operational amplifier 1 is zero noTBHU iari, the voltage based on the key transistor 2 will be more negative than on the basis of the second 9 transistor differential al. therefore, this transistor is closed and does not affect the operation of the circuit. The operational amplifier in this situation will work;: in the inverting ush tel mode and the voltage at its output and the rectifier No. 1 body will also have a ,, ,, -U ,, .. at rat) IA values of the scale resistors 3 and 4. In this case, the rectifier will inhale the polarized polarity, equivalent in absolute terms to the positive input / voltage. When the input voltage decreases and the negative polarity decreases to zero, the potentials on the bases of the first 8 transistors of the differential amplifier are equal to each other. The 1 and the key transistors are matched and the key transistor 2 goes into a conducting state. At output 6, the rectifier will have zero voltage present at this moment. With an increase in the input voltage in the positive direction, the potential at the base of transistor 9 will become more negative than at the base of key transistor 2. Transistor 9 will close and its function in operational amplifier 1 will be performed by key transistor 2, while operating mode 1 non-inverting repeater voltage. The voltage at the output 6 of the rectifier in this case will be opium. The expression of the effect of the rectifier is determined by the delay time required for switching the operational amplifier 1 from the inverting amplifier mode to the noninverting voltage repeater mode and vice versa. In this buckle, the switching from one mode to another op-amp is performed by a key transistor, which serves as the input transistor of operational amplifier 1 for positive input voltages. At the same time, the remaining stages of the operational amplifier 1 do not participate in the switching process and again. This switching time tj for a given rectifier is equal to the switching time of the key transistor 2. F o r in v of the invention The rectifier containing an operational amplifier made on the first and second transistors of the differential cascade, the bases of which are respectively non-inverting and inverting inputs of the operating the amplifier, connected respectively to a zero potential, and through the first large-scale resistor to the information input of the rectifier, the output of the operational amplifier is output The home of the rectifier is connected to the first output of the second large-scale resistor, a key transistor, characterized in that, in order to simplify and increase speed, the second output of the second mass resistor is connected