SU1275709A1 - Control device for thyristor inverter - Google Patents

Control device for thyristor inverter Download PDF

Info

Publication number
SU1275709A1
SU1275709A1 SU853882374A SU3882374A SU1275709A1 SU 1275709 A1 SU1275709 A1 SU 1275709A1 SU 853882374 A SU853882374 A SU 853882374A SU 3882374 A SU3882374 A SU 3882374A SU 1275709 A1 SU1275709 A1 SU 1275709A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
signal
pulse
input
clocked
Prior art date
Application number
SU853882374A
Other languages
Russian (ru)
Inventor
Леонид Игнатьевич Цытович
Original Assignee
Челябинский Политехнический Институт Им.Ленинского Комсомола
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Челябинский Политехнический Институт Им.Ленинского Комсомола filed Critical Челябинский Политехнический Институт Им.Ленинского Комсомола
Priority to SU853882374A priority Critical patent/SU1275709A1/en
Application granted granted Critical
Publication of SU1275709A1 publication Critical patent/SU1275709A1/en

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

Изобретение относитс  к электротехнике и может быть использовано дл  управлени  тиристорными инверторами . Целью изобретени   вл етс  повьдпение надежности устройства. Синхронно с моментом времени формировани  импульса управлени  соответствующей пары тиристоров на выходе одновибратора 7 возникает импульс заданной длительности, а на выходе элемента НЕ 10 формируетс  пауза такой же дпительности. Наличие сигнала логической 1 на тактирующем входе тактируемого RS-триггера 5 запрещает его переключение независимо от состо ни  других его входов. После окончани  импульса на выходе одновибратора 7 выходное напр жение элемента НЕ 10 равно логической 1, и тактируемый RS-триггер 5 получает разрешение на изменение своего состо ни . При его переключении в отри (О цательное по выходу состо ние на вы (Л ходе формировател  4 формируетс  импульс управлени  противоположной парой тиристоров. 2 ил.The invention relates to electrical engineering and can be used to control thyristor inverters. The aim of the invention is to increase the reliability of the device. Synchronously with the time of formation of the control pulse of the corresponding pair of thyristors, a pulse of a predetermined duration is generated at the output of the one-shot 7, and a pause of the same power is generated at the output of the element HE 10. The presence of the logical 1 signal at the clock input of the clock RS-flip-flop 5 prohibits its switching, regardless of the state of its other inputs. After the end of the pulse at the output of the one-shot 7, the output voltage of the element HE 10 is equal to logical 1, and the clocked RS flip-flop 5 receives permission to change its state. When it is switched to the negative (the output state is significant for you (L during the driver 4, a control pulse of the opposite thyristor pair is formed. 2 Il.

Description

ПP

ю Yu

jf jf

0101

Claims (1)

о со t Устройство относитс  к электротехнике и может использоватьс  в системах управлени  тиристорными инверторами . Целью изобретени   вл етс  повышение надежности тиристорного инвертора . .На фиг, 1 изображено устройство дл  управлени  тиристорным инвертором; на фиг, 2 - временные диаграммы сигналов. В состав устройства (фиг, 1) вход т сумматор 1, интегратор 2, релейный элемент 3, формирователь 4 импульсов управлени , тактируемый RSтриггер 5, блок 6 силовых тиристоров одновибратор 7, нагрузка 8, элементы 9, НЕ 10, входна  клемма 11 дл  подключени  источника сигнала управлени  , Релейный элемент 3 выполнен с симметричными относительно нул  порогами переключени  ±В и неинвертирующей петлей гистерезиса. Блок 4 формирует импульсы управлени  тиристорами блока 6 синхронно с изменением знака сигнала, на выход триггера 5. Тактируемый RS-триггер 5 может и мен ть свое состо ние при наличии сигнала логической 1 на выходе эл I мента 10, При этом состо ние выходн го напр жени  тактируемого RS-триггера 5 соответствует величине А при , и равно -А дл  случа  , Одновибратор 7 формирует импульс заданной длительности синхронно с м ментом времени по влени  импульсов управлени  на выходе формировател  4 На фиг, 2 показаны следующие сиг налы : Y2(t) - выходной сигнал интегратора 2; Y,.(t) - выходной сигнал релейног элемента 3; Yj(t) - выходное напр жение триг гера 5; Y(t) - напр жение на выходе одн вибратора 1 Yg(t), Y(t) - вьпсодные сигналы элементов 9 и 10 соответственн (t), ) - импульсы на выходе форми ровател  4; Yg(t) - выходной сигнал ВП; 9 X (t) - сигнал помехи, воздействуюи ий на релейный элемент 3 в момент времени tg, где А - амплитуда импульсов; иип даительность импульсов на выходе одновибратора 7; bt - врем  запаздывани  переключени  триггера 5. Принцип работы устройства следуюий . Каскад, включаюидай звень  1-3, редставл ет собой частотно-широтномпульсную автоколебательную систему, При отсутствии сигнала управлени  (клемма 11) на выходе релейного элеента 3 формируетс  сигнал типа меандр со средним за период автоколеаний нулевым значением. Амплитуда пилообразного напр жени  на выходе нтегратора 2 ограничена величиной порогов переключени  релейного элемента 3 (фиг. 2, а). Наличие сигнала управлени  влечет за собой изменение периода и скважности импульсов на выходеблока 3. При этом за период автоколебаний полезна  составл юща  выходных импульсов релейного элемента 3 достигает уровн , пропорционального величине сигнала управлени . Сигнал на выходе инвертора 9 инвертирован по отношению к выходному напр жению релейного элемента 3 (фиг. 2 а, б). При (фиг. 2, а), (фиг.2,б) и сигнале логической 1 на выходе элемента 10 (фиг, 2, д) тактируемый RS-триггер 5 переключаетс  в состо ние +А (фиг. 2, в). В этот момент времени формируетс  импульс управлени  соответствующей пары тиристоров блока 6 (фиг. 2, е). Синхронно с моментом времени формировани  импульса управлени  (фиг. 2, е) на выходе одновибратора 7 возникает импульс заданной длительности „„„ (фиг. 2, г), а на выходе элемента 10 формируетс  пауза такой же длительности (фиг.2,дХ Наличие сигнала логический О тактирующем входе тактируемого RSтриггера-5 (С-входе) запрещает его переключение независимо от состо ни  входов S и R, После окончани  импульса на выходе одновибратора 7 выводное напр жение элемента 10 равно логической 1 (фиг, 2 г, д), тактируемый Г,8-триггер 5 получает разрешение на изменение своего сос то ни . При (фиг. -4, а), (фиг.2, и 1 (фиг. 2, д) тактируемый RS-триггер 5 переключаетс  в отрицательное по выходу состо ние (фиг.2,в и на выходе формировател  4 формируетс  импульс управлени  противополож - t/iO НОИ парой тиристоров блока 6(фиг.2,ж В дальнейшем процесс повтор етс , и на нагрузке 8 формируетс  напр жение (фиг. 2з), повтор ющее форму сигналов на выходе блоков 3 и 5 (фиг.2а,в Дпительность импульса на выходе од новибратора 7 выбираетс  из услови  минимально допустимого интервала сле довани  импульсов управлени  тиристорами блока 6 (фиг. 2е, ж). Предположим, что в момент времени tg (фиг. 2, а, б) на релейный элемент 3 воздействует сигнал импульсной помехи, под действием KOTOporq. состо ние релейного элемента 3 принудительно мен етс  на -А (фиг, 2, а) Однако тактируе№ й RS-триггер 5 при этом не мен ет своего состо ни  (фиг. 2, в),так как на С-входе присутствует сигнал логический О (фиг. 2, д), обеспеченный импульсом заданной дпительности на выходе одновибратора 7 (фиг. 2, г). Переключе ние тактируемого RS-триггера 5 происходит с задержкой At по отношению к -заднему фронту сигнала на выходе релейнЬго элемента 3 (фиг. 2, в, а), причем в тот момент времени, когда У (t)nor 1 (фиг. 2, д). Таким образом, за счет введени  блоков 5, 7, 9 и 10 повышаетс  помехоустойчивость и надежность работы ВП. Независимо от состо ни  релейного блока 3 формирование импульсов управлени  тиристорами блока 6 в предлагаемом устройстве возможно только с интервалом времени, гарантирующим работу коммутирующих и ключевых элементов блока 6 в установившемс  режиме. Формула изобретени  Устройство дл  управлени  тиристорным инвертором, содержащее последовательно включенные источник сигнала управлени , первый вход сумматора , интегратор и релейный элемент, выход которого подключен к второму входу сумматора, формирователь импульсов управлени , выход которого предназначен дл  подключени  к управл ющему входу тиристорного инверто- pa, отличающеес  тем, что, с целью повьш1ени  надежности в работе, оно снабжено одновибратором, первым и вторым элементами НЕ и тактируем 1м RS-триггером, причем выход релейного элемента подключен к Sвходу тактируемого RS-триггера и соединен с входом первого элемента НЕ, выход которого подключен к R-входу тактируемого RS-триггера, выход формировател  импульсов управлени  подключен к входу одновибратора, выход которого соединен с входом второго элемента НЕ, выход которого подключен к тактирующему входу тактируемого RS-триггёра.About with t The device is electrical and can be used in thyristor inverter control systems. The aim of the invention is to improve the reliability of the thyristor inverter. FIG. 1 shows a device for controlling a thyristor inverter; 2, time diagrams of signals. The device (FIG. 1) includes an adder 1, an integrator 2, a relay element 3, a shaper 4 control pulses, clocked RS trigger 4, unit 6 of power thyristors one-oscillator 7, load 8, elements 9, HE 10, input terminal 11 for connection control signal source, the Relay element 3 is made with ± 0 symmetrical switching thresholds and a non-inverting hysteresis loop. Block 4 generates pulses for controlling the thyristors of block 6 synchronously with a change in the sign of the signal, to the output of the trigger 5. The clockable RS flip-flop 5 can also change its state in the presence of a logical 1 signal at the output of the I element 10, With this state of the output voltage of the clocked RS flip-flop 5 corresponds to the value of A at, and equal to -A for the case, the One-Vibrator 7 generates a pulse of a given duration synchronously with the time of control pulses at the output of the driver 4. FIG. 2 shows the following signals: Y2 (t) - output signal in Tegrator 2; Y,. (T) is the output signal of the relay element 3; Yj (t) is the output voltage of trigger 5; Y (t) is the voltage at the output of one of the vibrator 1 Yg (t), Y (t) is the high signals of elements 9 and 10, respectively (t),) are the pulses at the output of the driver 4; Yg (t) is the output signal of the EP; 9 X (t) is the signal of interference acting on the relay element 3 at the moment of time tg, where A is the amplitude of the pulses; The pulse rate at the output of the one-shot 7; bt is the lag time of trigger switching 5. The principle of operation of the device is as follows. The cascade, including links 1-3, is a frequency-width-pulse auto-oscillatory system. In the absence of a control signal (terminal 11), the output of the relay element 3 generates a signal like a square wave with a zero value over the period of auto-oscillations. The amplitude of the sawtooth voltage at the output of the integrator 2 is limited by the switching thresholds of the relay element 3 (Fig. 2, a). The presence of the control signal entails a change in the period and pulse duty ratio at the output unit 3. During the self-oscillation period, the useful component of the output pulses of the relay element 3 reaches a level proportional to the value of the control signal. The signal at the output of the inverter 9 is inverted with respect to the output voltage of the relay element 3 (Fig. 2 a, b). With (Fig. 2, a), (Fig. 2, b) and a logic 1 signal at the output of element 10 (Fig. 2, e), the clocked RS flip-flop 5 switches to the + A state (Fig. 2, c). At this point in time, a control pulse is generated for the corresponding thyristor pair of block 6 (Fig. 2, e). Synchronously with the time of formation of the control pulse (Fig. 2, e), at the output of the one-shot 7, a pulse of a predetermined duration „„ „appears (Fig. 2, d), and a pause of the same duration is formed at the output of the element 10 (Fig.2, dX) signal logic On the clocking input of the clocked RS trigger 4 (C input) prohibits its switching regardless of the state of the S and R inputs. After the end of the pulse at the output of the single vibrator 7, the output voltage of the element 10 is equal to logic 1 (FIG. 2 g, e), clocked G, 8 flip-flop 5 gets permission to changed When (Fig. -4, a), (Fig. 2, and 1 (Fig. 2, e), the clocked RS flip-flop 5 switches to a negative output state (Fig. 2, in and on The output of the former 4 generates a control impulse opposite - t / iO NOI with a pair of thyristors of block 6 (FIG. 2, g). Then the process repeats, and a voltage is formed on load 8 (FIG. 2h), which repeats the waveform of the output of blocks 3 and 5 (FIG. 2a), in the pulse duration at the output of the oscillator 7, is selected from the condition of the minimum allowable interval for tracking the thyristor control pulses of block 6 (FIG. 2e, g). Suppose that at time tg (Fig. 2, a, b), the relay element 3 is affected by a pulse interference signal, under the influence of KOTOporq. the state of the relay element 3 is forcibly changed by -A (Fig. 2, a). However, the clock of the RS flip-flop 5 does not change its state (Fig. 2, c), since there is a signal at the C input logical O (Fig. 2, d), provided with a pulse of a given power at the output of the one-shot 7 (Fig. 2, d). The switching of a clocked RS flip-flop 5 takes place with a delay At relative to the - back edge of the signal at the output of the relay element 3 (Fig. 2, b, a), and at that time when U (t) nor 1 (Fig. 2 , e). Thus, due to the introduction of blocks 5, 7, 9, and 10, noise immunity and reliability of the EP operation is increased. Regardless of the state of the relay unit 3, the formation of the thyristor control pulses of unit 6 in the proposed device is possible only with a time interval guaranteeing the operation of the switching and key elements of unit 6 in the steady state. A device for controlling a thyristor inverter, containing a series-connected control signal source, a first input of an adder, an integrator and a relay element whose output is connected to the second input of an adder, a control pulse driver whose output is intended to be connected to a control input of a thyristor inverter, characterized in that, in order to increase reliability in operation, it is equipped with a single vibrator, is NOT the first and second elements, and is clocked with a 1m RS trigger, and the relay output element is connected to the S input of a clocked RS flip-flop and connected to the input of the first element NOT, the output of which is connected to the R input of a clocked RS flip-flop, the output of the control pulse shaper is connected to the input of a single vibrator, the output of which is connected to the input of the second element NO, the output of which is connected to the clocking input of a clocked RS-flip-flop.
SU853882374A 1985-04-11 1985-04-11 Control device for thyristor inverter SU1275709A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853882374A SU1275709A1 (en) 1985-04-11 1985-04-11 Control device for thyristor inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853882374A SU1275709A1 (en) 1985-04-11 1985-04-11 Control device for thyristor inverter

Publications (1)

Publication Number Publication Date
SU1275709A1 true SU1275709A1 (en) 1986-12-07

Family

ID=21172450

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853882374A SU1275709A1 (en) 1985-04-11 1985-04-11 Control device for thyristor inverter

Country Status (1)

Country Link
SU (1) SU1275709A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1094129, кл. Н 02 Р 13/16, 1984. Авторское свидетельство СССР № 851729, кл. Н 02 Р 13/16, 1981, *

Similar Documents

Publication Publication Date Title
SU1275709A1 (en) Control device for thyristor inverter
SU1534671A1 (en) Device for controlling voltage converter
RU1824671C (en) Pulse delay unit
SU1437956A1 (en) Variable master generator for thyristor inverter
RU1798870C (en) Device for control of thyristor converter
SU1401389A2 (en) Pulse amplitude-to-d.c. voltage converter
SU1221607A1 (en) Arrangement for tolerance inspection of pulse repetition frequency
SU1181123A1 (en) Sawtooth voltage generator
SU530314A1 (en) Zero-organ sinusoidal current
SU1631680A1 (en) One-channel device for control of pulse static converter
SU982180A1 (en) Device for control of gate-type converters
SU1288843A1 (en) Control device for pulse-width converter
SU1166233A1 (en) Phase shifting device for controlling rectifier converter
SU1372604A1 (en) Pulse generator
SU1705990A1 (en) Device for controlling thyristor converter
SU1267598A1 (en) Pulse duration conditioner
SU1175025A1 (en) Device for controlling thyristor which is carried to inductive load
SU1228204A1 (en) Device for controlling converter
SU1185540A2 (en) Stabilized d.c.voltage converter
SU1309282A1 (en) Generator of time intervals
SU1319201A1 (en) Logic switching device for separate control of groups of direct frequency converter
SU1056219A1 (en) Function generator
SU1026279A1 (en) Device for controlling pulse width converter
SU1637017A1 (en) Pulse current amplifier
SU1188761A1 (en) Square-law function generator