SU1274094A1 - Устройство дл управлени и стабилизации параметров выходного напр жени преобразовател - Google Patents

Abstract

Изобретение относитс  к электротехнике и может быть использовано дл  управлени  преобразовател ми. Целью изобретени   вл етс  улучшение энергетических и динамических характеристик вентильного преобразовател . Выходной сигнал преобразовател  поступает на блок анализатора спектра щ Уолша (БАСУ) 3, на выходе которого по вл ютс  коэффициенты спектрального разложени  кривой выходного напр жени  усилител  мощности 12 в р д Уолша в виде двоичного кода. Эти коэффициенты подаютс  на входы первого блока сумматоров 8, где сравниваютс  с эталонными кодами коэффициентов функций Уолша. Значени  отклонени  подаютс  на входы второго блока сумматоров 9, где в зависимости от их знака происходит либо суммирование , либо вычитание с эталонными значени ми кодов. Эти сигналы через блок цифроаналоговых преобразователей 10 подаютс  на коммутационные входы блока ключей 6. Подача § этих напр жений на входы блока широтно-импульсных преобразователей (Л 4 происходит при поступлении на управл ющие входы блока ключей 6 напр жени , соответствующего той или иной функции Уолша. В блоке широтноимпульсньпс преобразователей 4 происходит сравнение синтезированных сигналов с напр жением пшлообразной формы и результаты сравнени  распредел ютс  по вентил м преобразовател . 3 ил.

Description

Изобретение относитс  к электротехнике , а именно к системам управлени  вентильными электроприводами промышленных установок и транспортных средств.

Целью изобретени   вл етс  улучшение энергетических и динамических характеристик вентильного преобразовател  и расширение его функциональных возможностей.

На фиг. 1 показана структурна  схема устройства; на фиг. 2 - схема комбинационно-логического блокаj на фиг. 3 - схема анализатора спектра Уолша.

Устройство (фиг. 1) состоит из генератора тактовых импульсов 1, выход которого подключен к входу делител  частоты 2, высокочастотный выход которого соединен с входом считывани  блока анализатора спектра Уолша 3, а его низкочастотный выход подключен к входу синхронизации блока широтно-импульсных преобразователей 4, входу синхронизации блока анализатора спектра Уолша 3 и к входу генератора функций Уолша 5, основные выходы которого соединены с соответствующими управл ющими входами 0лока ключей 6 и базисными входами блока анализатора спектра Уолша 3, входы сигнала спектрального разложени  которого пофазно соединены с выходами блока фильтров низкой частоты 7, входы которого подключены к выходу устройства, причем выходы блока анализатора спектра Уолша 3 соединены с соответствующими первыми входами первого блока сумматоров 8, вторые входы которого соединены с соответствующими первыми вxofl;aми второго блока сумматоров 9, которые одновременно  вл ютс  и входами устройства, причем вторые входы второго блока сумматоров 9 соединены с соответствующими выходами первого блока сумматоров 8, а выходы второго блока сумматоров 9 подключены к соответствующим входам блока цифроаналоговых преобразователей 10, выходы которого соединены с коммутационными входами блока ключей 6, а выходы последнего - с входами суммировани  блока широтноимпульсных преобразователей 4, выходы которого подключены к информационным входам комбинационно-логического блока 115 базисные входы которого

соединены с соответствующими выходами генератора функций Уолша 5, а его, выходы - с соответствующими входами усилител  мощности 12, выходы которого  вл ютс  выходами устройства. При этом вход считывани  блока анализатора спектра Уолша обозначен позицией 13, его вход синхронизации14 , а входы сигнала спектрального разложени  - 15. Базисные входы

блока анализатора спектра Уолша обозначены позицией 16, а его выходы 17 . Информационные входы комбинационно-логического блока обозначены

5 позици ми 18, 19 и 20, а его базисные входы 21-25, а выходы генератора функций Уолша 26-31.

Комбинационно-логический блок 11 (фиг. 2) содержит первьй элемент

0 2И-ИЛИ-НЕ 32, первый и второй входы которого соединены с первым и четвертым входами второго элемента 2И-ИЛИ-НЕ 33 и первым базисным входом 23 комбинационно-логического блока 11, третий вход которого соединен с третьим входом второго элемента 2И-ИЛИ-НЕ 33 и вторьм базис- ным входом 24 комбинационно-логического блока 11, а четвертый вход 0 с вторым входом второго элемента

2И-ИЛИ-НЕ 33 и третьим базисным входом 25 комбинационно-логического блока 11, причем выход первого элемента 2И-ИЛИ-НЕ 32 подключен к входу

5 первого логического инвертора 34 и второму входу первого элемента И 35, первый вход которого соединен с первым информационным входом 18 комбинационно-логического блока 11

0 и вторым входом второго элемента И 36, первьй вход которого подключен к выходу первого логического инвертора 34, а выход - к второму входу третьего элемента 2И-Ш1И-НЕ 37

5 и второму входу четвертого элемента 2И-ИЛИ-НЕ 38, третий вход которого соединен с выходом первого элемента И 35 и третьим входом третье- го элемента 2И-ИЛИ-НЕ 37, первый

Claims (1)

1. 0 вход которого соединен с четвертым базисным входом 22 комбинационно-логического блока 11 и четвертым входом четвертого элемента 2И-ИЖ-НЕ 38, первый вход которого соединен с чет55 вертым входом третьего элемента 2И-ИЛИ-НЕ 37, п тым базисным входом 21 комбинационно-логического блока 11. первьм входом третьего элемента И 39, второй вход которого подключе к второму информационному входу 19 комбинационно-логического блока 11 и к первому входу четвертого элемен та И 40, вход п того элемента И 41 и выход логического инвертора 42 подключены к входам шестого элемента И 43, второй вход четвертого эле мента И 40 подключен к четвертому базисному входу 22 комбинационнологического блока 11, к четвертому входу п того элемента 2И-ИЛИ-НЕ 44 и к первому входу шестого элемента 2И-ИЛИ-НЕ 45, третий вход которого подключен к выходу п того элемента И 41 и к третьему входу п того элемента 2И-ИЛИ-НЕ 44, первый вход которого соединен с четвертым входом шестого элемента 2И-ИЛИ-НЕ 45 и п тым базисным входом 21 комбинационно-логического блока 11, а второй вход - с вторым входом шестого элемента 2И-ИЛИ-НЕ 45 и выходом шестог элемента И 43, второй вход которого соединен с выходом второго логического инвертора 42, вход которого подключен к выходу второго элемента 2И-ИЛИ-НЕ 33 и к первому входу п того элемента И 41, второй вход которого соединен с первым входом шестого элемента И 43 и третьим информационным входом 20 комбинационно-логического блока 11, причем выходами первым 26 и вторым 27 комбин ционно-логического блока 11  вл ютс соответственно выходы третьего 37 и четвертого 38 элементов 2И-ИЛИ-НЕ, выходами третьим 28 и четвертым 29 соответственно выходы п того 44 и шестого 45 элементов 2И-И11И-НЕ и вы ходами п тым 30 и шестым 31 - соответственно выходы третьего 39 и чет вертого 40 элементов И. Блок анализатора спектра Уолша 3 (фиг. 3) включает в себ  несколько цифровых анализаторов спектра. Коли чество анализаторов может быть произвольным , в частности оно может быть определено числом фаз преобразовател . Цифровой анализатор спект ра Уолша содержит  чейку запоминани 46, элемент РАВНОЗНАЧНОСТЬ 47, регистрирующий прибор, выполненный на основе реверсивных счетчиков 48-51, информационные входы которых соединены с выходами элемента РАВНОЗНАЧНОСТЬ , последовательно-соединенные масштабирующий усилитель 52, аналоговый ключ 53,  чейку запоминани  54 и усилитель 55 и параллельно соединенные с ним последовательно св занные два ключа 56, 57 и два усилител  58, 59, выходы которых св заны с соответствующими управл ющими входами ключей 56, 57. Точка соединени  усилителей 58, 59 соединена с первым входом элемента РАВНОЗНАЧНОСТЬ 47, вторые входы которого  вл ютс  базисными входами 16 блока анализатора спектра Уолша 3, вход элемента 46  вл етс  входом 14 синхронизации блока анализатора спектра Уолша, причем выход элемента 46 соединен с вторым входом аналогового ключа 53 и первым входом преобразовател  60 напр жение - длительность, второй вход которого соединен со средней точкой двух ключей 56 и 57, а выход элемента И 61 - со счетными входами реверсивных счетчиков 48-51, второй вход элемента И 61  вл етс  входом считывани  13 блока анализатора спектра Уолша 3, а вход масштабирующего усилител  52  вл етс  входом сигнала спектрального разложени  15 блока анализатора спектра Уолша 3. Выходами цифрового анализатора спектра Уолша  вл ютс  выходы реверсивных счетчиков 48-51. Устройство работает следующим образом . Импульсы с генератора тактовых импульсов 1 поступают на вход делител  частоты 2, сигналы с выходов которого обеспечивают работу блоков 3, 4 и 5. Сигналы с высокочастотного выхода делител  частоты 2 управл ют работой блока анализатора спектра Уолща 3, а сигналы с низкочастотного выхода синхронизируют работу генератора функции Уолща 5, блока щиротноимпульсных преобразователей 4 и блока анализатора спектра Уолша 3. Выходной сигнал преобразовател , пройд  через блок фильтра низкой частоты 7, поступает на блок 3, где он анализируетс  при помощи базиса функций Уолша, т.е. на выходе блока 3 по вл ютс  коэффициенты спектрального разложени  кривой выходного напр жени  усилител  мощности 12 в р д Уолша в виде двоичного кода. Коэффициенты разложени  подаютс  на первые входы первого блока сумматоров 8, где сравниваютс  с эталонными кодами коэффициентов функций Уолша, которые могут быть заданы, например, ЭВМ. Операци  вычитани  здесь сведена к операции сложени  путем сложени  двоичных чисел в дополнительном коде. Отклонени  реаль ных значений кодов от эталонных подаютс  на вторые входы второго блока сумматоров 9, где в зависимос ти от их знака происходит либо суммирование последних с эталонными значени ми кодов, в случае если реальный коэффициент больше эталонного , либо их вычитание, если коэффициент меньше эталонного. Поступающие на входы блока цифроаналоговых преобразователей 10 коды скорректированных коэффициентов преобразуютс в напр жени , которые подаютс  на коммутационные входы блока ключей 6 Подача этих напр жений на входы сум мировани  блока широтно-импульсных преобразователей 4 происходит при поступлении на управл ющие входы блока ключей 6 напр жени , соответствующего той или иной функции Уолш В блоке 4 происходит сравнение синтезированных по скорректированным коэффициентам Уолша сигналов с напр жением пилообразной формы. Суммированные таким образом широтно-модули рованные сигналы поступают на инфор мационные входы 18-20 комбинационно логического блока 11, где происходи распределение их по заданным фазам преобразовател . Управление блоком 11 осуществл ет генератор функций Уолша 5. При изменении по каким-либ причинам спектрального состава выходного напр жени  преобразовател  происходит изменение коэффициентов функций Уолша, снимаемых с блока 3, и после блока 10 вьздел етс  напр же ние ошибки, которое, воздейству  на блок 4, измен ет ширину импульсов управлени  усилителем мощности 12, привод  тем самым спектральный состав выходного напр жени  в состо ние до его изменени . Таким образом осуществл етс  стабилизаци  спектрального состава выходного напр жени  преобразовател . Формулаизобретени Устройство дл  управлени  и стабилизации параметров выходного напр жени  преобразовател , содержаще генератор тактовых импульсов, усили 946 тель мощности, генератор функций Уолша, блок широтно-импульсных преобразователей , комбинационно-логический блок, включающий первый элемент 2И-ИЛИ-НЕ, первый и второй входы которого соединены с первым и четвертым входами второго элемента 2И-ИЛИНЕ и  вл ютс  первым базисным входом комбинационно-логического блока, третий вход которого соединен с третьим входом второго элемента 2И-ИЛИ-НЕ и  вл етс  вторым базисным входом комбинационно-логического блока, а четвертый вход - с вторым входом второго элемента 2И-ИЛИ-НЕ и  вл етс  третьим базисным входом комбинационно-логического блока, выход первого элемента 2И-ИЛИ-НЕ подключен к входу первого логического инвертора и второму входу первого элемента И, первый вход которого  вл етс  первым информационным входом комбинационно-логического блока и соединен с вторым входом второго элемента И, первый вход которого подключен к выходу первого логического инвертора, а выход - к второму входу третьего элемента 2И-ИЛИ-НЕ и второму входу четвертого элемента 2И-ИЛИ-НЕ, третий вход которого соединен с выходом первого элемента И и третьим входом третьего элемента 2И-ИЛИ-НЕ, первый вход которого  вл етс  четвертым базисным входом комбинационно-логического блока и соединен с четвертьм входом четвертого элемента 2И-ИЛИ-НЕ, первый вход которого соединен с четвертым входом третьего элемента 2И-ИЛИ-НЕ и  вл етс  п тым базисным входом комбинационно-логического блока и сЬединен с первым входом третьего элемента И, второй вход которого подключен к второму информационному входу комбинационно-логического блока и первому входу четвертого элемента И, второй вход которого подключен к четвертому базисному входу комбинационно-логического блока, четвертому входу п того элемента 2И-ИЛИ-НЕ и к первому входу шестого элемента 2И-НЕ-ИЛИ, третий вход которого подключен к выходу п того элемента И и к третьему входу п того элемента 2И-ИЛИ-НЕ, первый вход которого соединен с четвертым входом шестого элемента 2И-ШШ-НЕ и п тым базисным входом комбинационнологического блока, а второй вход с вторым входом шестого элемента 2И-ИЛИ-НЕ и выходом шестого элемента И, второй вход которого соединен с выходом второго логического инвертора , вход которого подключен к выходу второго элемента 2И-ИЛИ-НЕ и к первому входу п того элемента И, второй вход которого соединен с первым входом шестого элемента И и третьим информационным входом комбинационно-логического блока, причем первым и вторым выходами комбинационно-логического блока  вл ютс  соответственно выходы третьего и чет вертого элементов 2И-ИЛИ-НЕ, третьи и четвертым выходами - соответствен но выходы п того и шестого элементо 2И-ИЛИ-НЕ, а п тым и шестым выходами - соответственно Ьыходы третьего и четвертого элементов И, вход синхронизации блока широтно-импульсных преобразователей подключен к низкочастотному выходу делител  частоты и входу генератора функций Уолша, выходы которого соединены с соответ ствующими информационными входами комбинационно-логического блока, базисные входы которого подключены .к соответствующим выходам генератор функций Уолша, выходы комбинационно логического блока подключены к соответствующим управл ющим входам усилител  мощности, выходы которого  в л ютс  выходами устройства, отл чающеес  тем, что, с целью улучшени  энергетических и динамиче ких характеристик преобразовател  и расширени  его функциональных воз можностей, в него введены делитель 2325 .2 43 частоты, блок анализатора спектра Уолша, первый и второй блок сумматоров , блок цифроаналоговых преобразователей , блок фильтра низкой частоты и блок ключей, причем вход делител  частоты соединен с выходом генератора тактовых импульсов, его высокочастотный выход - с входами считывани  блока анализатора спектра Уолша, а его низкочастотный выход - входом синхронизации блока анализатора спектра Уолша и входом генератора функций Уолша, основные выходы которого соединены с соответствующими управл ющими входами блока ключей и базисными входами блока анализатора спектра Уолша, вход спектрального разложени  сигнала которого соединен с выходом блока фильтров низкой частоты, входы которого подключены к выходам устройства, выходы блока анализатора спектра Уолша соединены с соответствующими первыми входами первого блока сумматоров , вторые входы первого блока сумматоров подключены к соответствующим первым входам второго блока сумматоров, которые  вл ютс  входами устройства, причем вторые входы второго блока сумматоров соединены с соответствующими выходами первого блока сумматоров, а выходы второго блока сумматоров подключены к соответствующим входам блока цифроаналоговых преобразователей, выходы которого соединены с соответствующими коммутационными входами блока ключей, выходы которого подключены к соответствующим входам суммировани  блока широтно-импульсных преобразователей. 2в 29 30 3f

   lPu.z.3