Claims (2)
состо ние которого соединен с выходом третьего элемента И 17, третий вход которого соединен с инверсным управл емого делител 3 напр жени , входы которого вл ютс входами задани порогов срабатывани , входы управлени делител частоты с переменным коэффициентом делени соединены с шинами задани коэффициента делени , выход делител частоты подключен к пусковому входу генератора 1 контролируемого импульса, первый вход делител частоты соединен с выходом второго элемента И 9, первый вход которого соединен с выходом генератора 7 тактовых импульсов, а второй входс пр мым выходом управл ющего тригсбросовый вход которого соединен с выходом элемента ИЛИ, а вход установлен в единичное состо ние с щиной Контроль, выход элемента НЕ подключен к первому входу третьего 0 элемента И 17, вторые входы третьего и четвертого элементов И соединены с .выходами 2, 3,,,п+1 сдвигающего регистра соответственно дл каждого блока, первьй вход четвертого эле51мента И 18 соединен с инверсным выходом первого триггера 19, вход установки в единичное состо ние которого соединен с выходом третьего элемента И 17, третий вход которого соеОдинен с инверсным выходом второго триггера, вход установки в единичное второго триггера 20, вход усгановки в единичное состо ние которого соединен с выходом четвертого элемента И, третий вход каждого чет-вертого элемента 18 И соединен с вы40ходом соответствующего порогового элемента и с входом элемента НЕ,пр мые выходы вторых триггеров подключены к входам первого элемента, последний вход которого соединен с (п+2 выходом сдвигающего регистра и с пер вым входом элемента ИЛИ, второй вход которого соединен с шиной Сброс и jco сбросовыми входами делител 12 час тоты с переменным коэффициентом деле ни , регистра 14, первого и второго триггеров 19 и 20 блоков сравнени двух фаз. Устройство дл контрол формы импульсов напр жени работает следующим образом. Перед началом работы подаетс сиг нал Сброс по шине 21. Делитель 12 частоты с переменным коэффициентом делени J управл ющий триггер 8 через элемент ИЛИ 11, сдвигающий регистр 1 первые 19 и вторые 20 триггеры всех блоков сравнени фаз двух сигналов 15.1-15,п привод тс в исходное состо ние . По шинам 13 подаетс на управл ющие входы делител 12 частоты .код, определ ющий коэффициент делени частоты, а по шинам 4 на управл ющие входы управл емого делител 3 напр жени - код, определ ющий верхние и нижние пороги напр жени ерабатывани пороговых элементов 2.1-2.п. На фиг.2 показаны эпюры выходных сигналов функциональной схемы предлагаемого устройства. По сигналу Контроль , поступающему по шине 10, управл ющий триггер 8 устанавливаетс в единичное состо ние, и импульсы с выхода генератора 7 тактовых импульсов начинают поступать на делитель 12 частоты с переменным коэффициентом делени , с выхода которого поступают импульсы с частотой следовани f/K, где f - частота тактовых импульсов генератора 7, К - коэффициент делени . Передним фронтом сигнала с первого выхода сдвигающего регистра 14 запускаетс генератор 1 контролируемого импульса напр жени . При прохождении сигналом с выхода генератора 1 контролируемого импульса напр жени уровней, заданных зонами дУ {v:, Vf,. ЛУ, {Va. V....A ..., ДУ УЬ, , которые формируютс с выходов управл емого делител 3 напр жени и поступают на входы пороговых элементов 2.1-2.П, с выходов в которых по вл ютс импульсы, длительность которых определ етс шириной соответствующих зон и скоростью нарастани фронта контролируемого сигнала, амплитуда соответствует 1. Длительность между передними фронтами импульсов со смежных выходов сдвигающего регистра 14 определ етс частотой следовани импульсов с выхода делител 12 частоты с переменным коэффициентом делени . Зоны дУ , uV , uVj и коэффициент делени К выбраны такими, что при поступлении с генератора контролируемого импульса напр жени сигнала, соответствующего допустимым значени м в заданные моменты времени, передний фронт импульсов с выходов сдвигающего регистра должен находитьс в зоне соответствующих выходных импульсов пороговых элементов. Факт попадани переднего фронта импульсов с выходов сдвигающего регистра 14 в зону соответствукицих выходных импульсов пороговых элементов 2.1-the state of which is connected to the output of the third element 17, the third input of which is connected to the inverse of the controlled voltage divider 3, whose inputs are the inputs of the operation thresholds, the control inputs of the frequency divider with a variable division factor, the output divider buses, the output of the divider frequency connected to the starting input of the generator 1 controlled pulse, the first input of the frequency divider is connected to the output of the second element And 9, the first input of which is connected to the output of the generator 7 cycles pulses, and the second input is the direct output of the controlling trigger reset input which is connected to the output of the OR element, and the input is set to one with a thickness of Control, the output of the element is NOT connected to the first input of the third 0 element And 17, the second inputs of the third and fourth elements And are connected to the outputs 2, 3 ,,, n + 1 of the shift register, respectively, for each block, the first input of the fourth element AND 18 is connected to the inverse output of the first trigger 19, the input of which is set to one state is connected to the output of the third ele And 17, the third input of which is connected to the inverse output of the second flip-flop, the installation input into the unit of the second flip-flop 20, the input of setting the one state of which is connected to the output of the fourth element And, the third input of each fourth-element 18 And is connected to the output of the corresponding threshold element and with the input element NOT, the direct outputs of the second trigger are connected to the inputs of the first element, the last input of which is connected to (n + 2 shift register output and the first input of the element OR, the second input of which n to bus reset and the reset input of divider jco 12 hour Toty variable gain audio case, the register 14, the first and second flip-flops 19 and 20 comparing phases of two blocks. A device for controlling the shape of the voltage pulses operates as follows. Before operation, a Bus 21 reset signal is given. Divider 12 frequencies with a variable division factor J control trigger 8 through the OR element 11, shifting register 1 the first 19 and second 20 triggers of all the phase comparison blocks of the two signals 15.1-15, n are output in the initial state. Bus 13 is supplied to the control inputs of the frequency divider 12. The code defining the frequency division factor and buses 4 to the control inputs of the voltage controlled divider 3 is the code defining the upper and lower voltage thresholds of the threshold elements 2.1- 2.p. Figure 2 shows the plot of the output signals of the functional diagram of the proposed device. According to the control signal received via bus 10, the control trigger 8 is set to one, and the pulses from the generator output 7 clock pulses begin to arrive at the frequency divider 12 with a variable division factor, from the output of which the pulses with the following frequency f / K, where f is the frequency of the clock pulses of the generator 7, K is the division factor. The leading edge of the signal from the first output of the shift register 14 starts the generator 1 of a controlled voltage pulse. When the signal from the output of the generator 1 is transmitted, the voltage pulse controlled by the levels specified by the control zones {v :, Vf ,. LU, {Va. V .... A ..., ДУ УЬ, which are formed from the outputs of the controlled voltage divider 3 and arrive at the inputs of the threshold elements 2.1-2.P, from the outputs in which pulses appear whose duration is determined by the width corresponding amplitudes and the rising edge of the monitored signal, the amplitude corresponds to 1. The duration between the leading edges of the pulses from the adjacent outputs of the shift register 14 is determined by the pulse frequency from the output of the frequency divider 12 with a variable division factor. The zones DU, uV, uVj and the division factor K are chosen such that when the monitored impulse arrives from the generator, the voltage of the signal corresponding to the permissible values at specified points in time must be in the zone of the corresponding output pulses of the threshold elements. The fact of falling of the leading edge of pulses from the outputs of the shift register 14 into the zone of the corresponding output pulses of the threshold elements 2.1-
2.П регистрируетс блоками 15.1-15.п сравнени фаз двух сигналов. Результат попадани запоминаетс вторыми триггерами 20 блоков сравнени фаз двух сигналов, а результат непопадани запоминаетс первыми триггерами 19. Сигналы с пр мых выходов вторых триггеров 20 поступают на п входы первого элемента И 5, на последний (п+1) вход которого поступает импульс с последнего (п+2) выхода сдвигающего регистра 14. Если форма импульса с выхода генератора соответствует допустимым пределам в заданные моменты времени, то на выходе первого элемента И 5 по вл етс сигнал и индикатор 6 отображает результат Норма . При несоответствии хот бы в один из выбранных моментов времени опроса контролируемого напр жени допустимым значением отображаетс результат Ненорма. Формула изобретени Устройство дл контрол формы импульсов напр жени , содержащее первый элемент И, выход которого подключен к входу индикатора, генератор контролируемого импульса напр жени , выход которого подключен к первым входам п пороговых элементов, вторые и третьи входы которых соединены с выходами управл емого делител напр ени , соответствующие верхним и ниж512 ним порогам срабатывани , входы управл емого делител напр жени вл ютс входами задани порогов срабатывани , отличающеес тем, что, с целью расширени функциональных возможностей, введены генератор тактовых импульсов, сдвигающий регистр , управл ющий триггер, второй элемент И, элемент ИЛИ,, делитель часхоты с переменным коэффициентом делени , входы управлени которого соединены с шинами X,,Х,,...,Х задани коэффициента делени , п блоков сравнени фаз двух сигналов, каждый из которых содержит элемент НЕ, третий и четвертый элементы И, первый и вто рой триггеры, причем выход делител частот с переменным коэффициентом делени подключен к входу сдвига сдви .гакицего регистра, первый выход котоiporo подключен к пусковому входу генератора контролируемого импульса напр жени , первый вход делител частоты соединен с выходом второго элемента И, первый вход которого соединен с выходом генератора тактовых импульсов, а второй вход - с пр мым выходом управл ющего триггера, сбросовый вход которого соединен с выходом элемента ИЛИ, а вход установки 3 в единичное состо ние - с шиной Контроль, выход элемента НЕ подключен к первому входу третьего элемента И, вторые входы третьего и четвертого элементов И соединены с выходами 2, 3,...,п+1 сдвигающего регистра соответственно дл каждого блока, первый вход четвертого элемента И соединен с инверсным выходом первого триггера , вход установки в единичное состо ние которого соединен с выходом третьего элемента И, третий вход которого соединен с инверсным выходом второго триггера, вход установки в единичное состо ние которого соединен с выходом четвертого элемента И, третий вход каждого четвертого элемента И соединен с выходом соответствук цего порогового элемента и с входом элемента НЕ, пр мые выходы вторых триггеров подключены к входам первого элемента И, последний вход которого соединен (п+2) выходом сдвигающего регистра и с первым входом элемента ИЛИ, второй вход которого соединен с шиной Сброс и со сбросовыми входами делител частоты с переменным коэффициентом делени ,регистра сдвига, первого и второго триггеров блоков сравнени фаз двух сигналов.2.P is registered by blocks 15.1-15. To compare the phases of two signals. The result of the hit is remembered by the second triggers 20 of the block comparing the phases of two signals, and the result of the missed state is remembered by the first triggers 19. The signals from the direct outputs of the second triggers 20 are fed to the n inputs of the first element AND 5, the last (n + 2) output of the shift register 14. If the pulse shape from the generator output corresponds to the permissible limits at specified times, then a signal appears at the output of the first element And 5 and the indicator 6 displays the result Norm. If the at least one of the selected points in time of the survey of the monitored voltage does not match with the permissible value, the result of Non-norm is displayed. The invention The device for controlling the shape of voltage pulses, containing the first element And, the output of which is connected to the indicator input, the generator of the controlled voltage pulse, the output of which is connected to the first inputs n of the threshold elements, the second and third inputs of which are connected to the outputs of the controlled voltage divider These corresponding to the upper and lower thresholds of their operation, the inputs of the controlled voltage divider are the inputs of the operation of the thresholds, characterized in that, in order to extend the function Opportunities, a clock pulse generator, a shift register, a control trigger, a second AND element, an OR element, a variable divider clock divider, whose control inputs are connected to the X, X, ..., X buses, are set. , n blocks for comparing the phases of two signals, each of which contains an element NOT, the third and fourth elements AND, the first and second triggers, the output of a frequency divider with a variable division factor connected to the shift input of the shift register, the first output is iporo Connected to the starting input of the generator of the voltage pulse being monitored, the first input of the frequency divider is connected to the output of the second element I, the first input of which is connected to the output of the clock generator, and the second input to the direct output of the control trigger, the reset input of which is connected to the output of the element OR, and the installation input 3 in one state is with the Control bus, the output of the element is NOT connected to the first input of the third element AND, the second inputs of the third and fourth elements AND are connected to the outputs 2, 3, ..., n + 1 of the shift p A register for each block, respectively, the first input of the fourth element I is connected to the inverse output of the first trigger, the installation input in which state is connected to the output of the third element And, the third input of which is connected to the inverse output of the second trigger, the installation input in single state of which is connected with the output of the fourth element And, the third input of every fourth element And is connected to the output of the corresponding threshold element and to the input of the element NOT, the direct outputs of the second flip-flops are connected to the input The first element I will give, the last input of which is connected (n + 2) by the output of the shift register and to the first input of the element OR, the second input of which is connected to the Reset bus and to the reset inputs of a frequency divider with a variable division factor, shift register, first and second block triggers comparing the phases of two signals.