SU1265810A1 - Device for solving sets of algebraic equations - Google Patents
Device for solving sets of algebraic equations Download PDFInfo
- Publication number
- SU1265810A1 SU1265810A1 SU853862631A SU3862631A SU1265810A1 SU 1265810 A1 SU1265810 A1 SU 1265810A1 SU 853862631 A SU853862631 A SU 853862631A SU 3862631 A SU3862631 A SU 3862631A SU 1265810 A1 SU1265810 A1 SU 1265810A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- group
- matrix
- output
- input
- Prior art date
Links
Abstract
Изобретение относитс к аналоговой вьиислительной технике и предназначено дл решени систем линейных алгебраических уравнений. Устройство содержит три матрицы токоэадающих резисторов, блок задани начальных условий, коммутатор, блок вычитаталей, два блока формирователей модул сигнала, два блока суммировани , блок интеграторов, блок управлени . Устройство позвол ет решать системы линейных алгебраических уравнений с приближенно заданными исходньми данными при наличии апри (Л орной информации о гладкости решени . 2 ил. сThe invention relates to analogue technology and is intended to solve systems of linear algebraic equations. The device contains three matrices of current-leading resistors, a block for setting initial conditions, a switch, a block of subtractors, two blocks of drivers of the signal module, two blocks of summation, a block of integrators, a control block. The device allows one to solve systems of linear algebraic equations with approximately given source data in the presence of apri (for a complete information on the smoothness of the solution. 2 ill. S.
Description
юYu
О) елO) ate
сх. Изобретение относитс к аналоговой вычислительной технике, предназ начено дл решени систем алгебраических уравнений и может служить основой дл создани специализированных аналоговых процессоров гибридных вычислительных комплексов., Целью изобретени вл етс повышение точности и расширение функцио нальных возможностей устройства за счет учета дополнительной априорной информации о гладкости решени . На фиг.1 представлена блок-схем устройства; на фиг.2 - блок-схема блока управлени . Устройство содержит три матрицы 1-3 токозадающих резисторов, коммутатор 4, блок 5 интеграторов, блок 6 -вычитаталей, первый блок 7 формирователей модул сигнала, второй блок 8 формирователей модул сигнал первый и второй блоки 9 и 10 суммировани , блок 11 управлени и блок 12 задани начальных условий. Блок 11 содержит блок 13 умножени , сумматор 14 и компаратор 15. Устройство работает следуюпдам ,образом. Три матрицы 1-3 токозадающих резисторов моделирунл- расширенную матр цу коэффициентов системы А, матрицу коэффициентов А, транспонированную к А, и матрицу коэффициентов С соответственно . На входы блока 11 управлени поступают сигналы, соответствующие числовым параметрам oi и /3 , характеризующим погрешности в коэффициентах матрицы А и правых частей Ь соответственно. Приближенное, устойчивое решение решаемой системы линейных алгебраических уравнений образуетс на выходе блока 5 интеграторов . Предлагаемое устройство описываетс системой обьжновенных дифференциальных уравнений с посто нны ми коэффициентами и некоторьми начальными услови ми:cx The invention relates to analog computing, is designed to solve systems of algebraic equations, and can serve as the basis for creating specialized analog processors of hybrid computing systems. The aim of the invention is to improve the accuracy and expand the functional capabilities of the device by taking into account additional a priori information about solution smoothness. Figure 1 shows the block diagrams of the device; Fig. 2 is a block diagram of a control unit. The device contains three matrices 1-3 of current-setting resistors, switch 4, integrator block 5, block 6, readout, first block 7 of signal module drivers, second block of 8 modulator drivers, first and second block 9 and 10 summation, control block 11 and block 12 set the initial conditions. Block 11 contains a multiplier 13, an adder 14, and a comparator 15. The device operates as follows. Three matrices 1–3 of current-generating resistors are a model-extended matrix of coefficients of system A, a matrix of coefficients A transposed to A, and a matrix of coefficients C, respectively. The inputs of the control unit 11 receive signals corresponding to the numerical parameters oi and / 3, which characterize the errors in the coefficients of the matrix A and the right-hand sides L, respectively. An approximate, stable solution of the solved system of linear algebraic equations is formed at the output of the block 5 of integrators. The proposed device is described by a system of obedient differential equations with constant coefficients and some initial conditions:
1/h1 / h
ОABOUT
ОABOUT
ОABOUT
ОABOUT
-1/h О-1 / h o
ОABOUT
ОABOUT
1/h -1/h ОО1 / h -1 / h OO
О1/h -1/hОО1 / h -1 / hО
001/h-l/h001 / h-l / h
0001/h + . х(о) Опишем подробно функции каждого из блоков, вход щих в предлагаемое устройство. Матрица I предназначена дл умножени вектора x(t) на матрицу А и вычитани вектора правой части Ь, т.е. матрица 1 представл ет собой резистивную матрицу, на вход которой поступают сигналы X|(t), i 1,2,..., n, вл ющиес компонентами п мерного вектора x(t) x,(t)x(t),..., x(t) , а на выходе образуютс сигналы ri(t), i ,2,..., п, вл ющиес компонентами вектора нев зки r(t) Ax(t)-b, r(t) г, (t) r(t),..., i,(t). Матрица 1 резисторов.осуществлЯг ет умножение нев зки r(t) на матрицу А , т.е. на вход , указанного блока поступают компоненты вектора r(t), а на выходе формируютс компоненты вектора g(t) (t) Ax(t) - Ab. На выходах матрицы 3 резисторов djrltl формируютс сигналы f(t) dt посредством решени уравнени «.(t)), на ее первую группу входов поступают сигналы g(t) с выхода матрицы 2, а на вторую группу входов - сигналы С выходов матрицы 3 резисторов. Матрица С образуетс путем перемножени матрицы D на D, где матрица D осуществл ет преобразование вектора U(v) на сетке с шагом h в производную J--- . dv0001 / h +. x (o) Let us describe in detail the functions of each of the blocks included in the proposed device. Matrix I is intended to multiply the vector x (t) by the matrix A and subtract the vector of the right side b, i.e. matrix 1 is a resistive matrix, the input of which receives signals X | (t), i 1,2, ..., n, which are components of the dimensional vector x (t) x, (t) x (t), ..., x (t), and the output is formed by the signals ri (t), i, 2, ..., n, which are the components of the skew vector r (t) Ax (t) -b, r (t) r, (t) r (t), ..., i, (t). The matrix 1 of resistors. This multiplies the mismatch r (t) by the matrix A, i.e. the components of the vector r (t) are received at the input of the indicated block, and the components of the vector g (t) (t) Ax (t) - Ab are formed at the output. At the outputs of matrix 3 of resistors djrltl, the signals f (t) dt are formed by solving the equation ". (T)), the signals g (t) from the output of matrix 2 are fed to its first group of inputs, and the signals from the outputs of matrix 3 to the second group of inputs resistors. The matrix C is formed by multiplying the matrix D by D, where the matrix D converts the vector U (v) on the grid with a step h to the derivative J ---. dv
1/h -1/h1 / h -1 / h
С i 0 r 0 С i 0 r 0
0 00 0
Элементы C матрицы С принимают значени The elements C of the matrix C take the values
если 1i-j , ,5if 1i-j, 5
С;; О,WITH;; ABOUT,
с;; -l/h , если 1 i-j 1 1,with;; -l / h, if 1 i-j 1 1,
2/h , если i 2,..., 2 / h, if i 2, ...,
п - , P - ,
«2“2
Cj; 1/h , если i I,п.Cj; 1 / h, if i I, p.
Отметим, что матрица С имеет ленточную структуру с шириной ленты, равной трем.Note that the matrix C has a ribbon structure with a tape width of three.
. Блок II управлени служит дл проверки услови . Control Unit II serves to check the condition
//r(t)// (A,(t)-b//fo //x(t) - x,//-t- /J ,(2)// r (t) // (A, (t) -b // fo // x (t) - x, // - t- / J, (2)
где // // - норма вектора; ot и /3 числовые параметры, определ ющиеwhere // // is the norm of the vector; ot and / 3 are numeric parameters defining
Если llrll Up(y//x - yij/+ р , то и - О,If llrll Up (y // x - yij / + p, then and - O,
если llrll if llrll
Таким образом, при выполнении ус лови //г//4«//х - XQ// +/3 блок управлени формирует сигнал U 1, который размыкает ключи коммутатора 4.Thus, during the execution of the condition // g // 4 "// x - XQ // + / 3, the control unit generates a signal U 1, which opens the keys of the switch 4.
В целом устройство опнсьюаетс системой дифференциальных уравнений (1). Решение этой системы дифференциальных уравнений в установившемс состо нии есть нормальное решение исходной системы линейньк алгебраических уравнений относительно вектора Хд. При Хд О модель позвол ет получить решение с минимальной нормой в пространстве Wj функций, имеющих обобщенную производную, интегрируемую с квадратом.In general, the device is defined by a system of differential equations (1). The solution of this system of steady-state differential equations is the normal solution of the original system of linear algebraic equations for the vector Xd. With XD O, the model allows one to obtain a solution with a minimum norm in the space Wj of functions having a generalized derivative integrable with a square.
В исходном состо нии на выходах интеграторов блока 5 интеграторов установлены напр жени , соответствуmmyie априорно известному вектору х, определ емому постановкой задачи.In the initial state, at the outputs of the integrators of the block 5, the integrators are set to the voltages corresponding to the a priori well-known vector x defined by the problem statement.
-1/h ОО-1 / h OO
2/h -l/h ОО2 / h -l / h OO
-1/h 2/h -1/h О-1 / h 2 / h -1 / h About
О-1/h 2/h -1/hO-1 / h 2 / h -1 / h
ОО-1/h 1/hOO-1 / h 1 / h
погрешность задани исходных данных //4 Д //4 ci ; //дЬ //s ; л А и fib - погрешности задани матрицы А и вектора правых частей Ь соответственно. Сигналerror of setting the initial data // 4 D // 4 ci; // lb // s; l A and fib are the errors of setting the matrix A and the vector of the right parts L, respectively. Signal
и, //X(t) - X // i:/X;(t) - i«land, // X (t) - X // i: / X; (t) - i «l
перемножаетс на oi на блоке 13 и складьшаетс с /3 на сумматоре 14. На выходе сумматора образуетс сигнал «; // X - + ft , который с помощью компаратора I5 сравниваетс с сигналомmultiplied by oi on block 13 and added to / 3 on adder 14. At the output of the adder, a signal is generated; // X - + ft, which is compared with a signal using comparator I5
и, // r(t)// «i/r;(t)/.. . and, // r (t) // «i / r; (t) / ...
В зависимости от соотношени сигналов И ио //х-х,у/ +А блок II управлени вырабатывает сигнал управлени U , который поступает на управл ющий вход коммутатора 4.Depending on the ratio of the signals AND I0 // xx, y / + A, control block II generates a control signal U, which is fed to the control input of switch 4.
xj/ +р , то и « 1.xj / + p, then “1.
В процессе интегрировани системы обыкновенных дифференциальных уравнений (1) с помощью блоков 1-5 на выходах блока 6 непрерывно образуетс вектор разности x(t) - х, на выходах блока 7 - вектор, компонентами которого вл ютс модули вектора X(t) - Х, т.е. /X;(t) - Х,/,In the process of integrating the system of ordinary differential equations (1) using blocks 1-5, the outputs of block 6 continuously form a vector of difference x (t) - x, the outputs of block 7 are a vector whose components are modules of the vector X (t) - X i.e. / X; (t) - X, /,
на выходе блока 9 - напр жение, соответствующее норме //x(t) - Хд// вектора x(t)-x. На выходах блока 8 непрерывно образуетс вектор, ксмпоненты которого вл ютс модул ми (t)/ вектора нев зки v(t), на выходе блока 10 - напр жение, соответствующее норме //г (t)//, вектора r(t). Здесь и далееat the output of block 9, the voltage corresponds to the norm // x (t) –Hd // of the vector x (t) –x. At the outputs of block 8, a vector is continuously formed, the components of which are modules (t) / of the mismatch vector v (t), at the output of block 10 there is a voltage corresponding to the norm // r (t) //, the vector r (t) . Hereinafter
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853862631A SU1265810A1 (en) | 1985-03-01 | 1985-03-01 | Device for solving sets of algebraic equations |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853862631A SU1265810A1 (en) | 1985-03-01 | 1985-03-01 | Device for solving sets of algebraic equations |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1265810A1 true SU1265810A1 (en) | 1986-10-23 |
Family
ID=21165358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853862631A SU1265810A1 (en) | 1985-03-01 | 1985-03-01 | Device for solving sets of algebraic equations |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1265810A1 (en) |
-
1985
- 1985-03-01 SU SU853862631A patent/SU1265810A1/en active
Non-Patent Citations (1)
Title |
---|
Математическое моделирование и теори электрических цепей; Сб. Вып. 7, М.: Наука, 1970, с. 75-85. Авторское свидетельство СССР № 612258, кл. G 06 G 7/34, 1975. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Lukes | Stabilizability and optimal control | |
Lamour | A shooting method for fully implicit index-2 differential algebraic equations | |
SU1265810A1 (en) | Device for solving sets of algebraic equations | |
Bellman | The boundedness of solutions of infinite systems of linear differential equations | |
US3675137A (en) | Instantaneous sinusoidal orthogonal converter | |
SU807327A1 (en) | Integrator | |
RU2045777C1 (en) | Device for extracting square root from sum of squares of two quantities | |
SU574725A1 (en) | Multichannel correlator | |
US3502855A (en) | Differential analyzer with variable integration limits | |
JPH02270030A (en) | Fuzzy processor | |
SU718832A1 (en) | Follow-up system | |
SU813356A1 (en) | Adaptive regulating system | |
SU881772A1 (en) | Function generator | |
SU1325507A1 (en) | Device for solving systems of linear algebraic equations | |
SU760439A1 (en) | Voltage-to-pulse duration converter | |
SU1203542A1 (en) | Analog-discrete adder | |
SU721828A1 (en) | Multiplier-divider | |
US3390258A (en) | Simplified analog computer and simulator having synchronously switched input and output to effect time-sharing | |
US3509332A (en) | Analog four quadrant divide circuit | |
SU790003A1 (en) | Logarithmic converter | |
SU842708A1 (en) | Acoustic adjusting system | |
SU481052A1 (en) | Device for interpolating alternating functions | |
Palanisamy et al. | Single-term Walsh series analysis of linear optimal control systems incorporating observers | |
SU1137485A1 (en) | Analog computing device | |
KR960002451B1 (en) | Chattering eliminate system for a control system |