SU1262412A1

SU1262412A1 - Digital phase meter

Info

Publication number: SU1262412A1
Application number: SU853921937A
Authority: SU
Inventors: Станислав Михайлович Маевский; Виктор Григорьевич Баженов; Александр Сергеевич Кияшко
Original assignee: Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date: 1985-06-28
Filing date: 1985-06-28
Publication date: 1986-10-07

Abstract

Изобретение может быть использовано дл измерени фазового сдвига электрических сигналов. Цель изобретени - повышение точности измерени фазового сдвига сигналов и упрощение фазометра. Цифровой фазометр содержит двухканальный преобразователь 1 частоты, стабилизаторы 2 и 3 уровн , формирователи 4 и 5 импульсов, цифровой отсчетный блок 6, запоминающий регистр 7, делитель 9 частоты и генератор 10 счетных импульсов. Дл достижени цели в фазометр введен счетчик 8 импульсов. В данном фазометре исключен блок преобразовани сдвигов фаз, внос щий значительные погрешности в измерени фазового сдвига. 1 ил.д The invention can be used to measure the phase shift of electrical signals. The purpose of the invention is to improve the accuracy of measuring the phase shift of signals and simplify the phase meter. The digital phase meter contains a two-channel frequency converter 1, stabilizers 2 and 3 levels, drivers 4 and 5 pulses, a digital reading unit 6, a storage register 7, a frequency divider 9 and a generator of 10 counting pulses. To achieve the goal, a counter of 8 pulses is entered into the phase meter. In this phase meter, the phase shift conversion unit, which introduces significant errors in the phase shift measurements, is excluded. 1 il.d

Description

Изобретение относится к измерительной технике и может быть использовано для измерения фазового сдвига электрических сигналов.The invention relates to measuring technique and can be used to measure the phase shift of electrical signals.

Цель изобретения - повышение точности измерения фазового сдвига сигналов и упрощение фазометра.The purpose of the invention is to improve the accuracy of measuring the phase shift of the signals and simplifying the phase meter.

На чертеже показана структурная схема фазометра.The drawing shows a structural diagram of a phase meter.

I Цифровой фазометр содержит двухка'нальный преобразователь 1 частоты, первый 2 и второй 3 стабилизаторы уровня, первый 4 и второй 5 формирователи импульсов, цифровой отсчетный блок 6, запоминающий регистр 7, счетчик 8 импульсов, делитель 9 частоты, генератор 10 счетных импульсов.I The digital phase meter contains a two-channel frequency converter 1, the first 2 and second 3 level stabilizers, the first 4 and second 5 pulse shapers, a digital reading unit 6, a memory register 7, a pulse counter 8, a frequency divider 9, and a generator 10 counting pulses.

Первый и второй входы двухканального преобразователя 1 частоты соединены с входами соответственно опорного и измерительного сигналов, первый выход двухканального преобразователя Г частоты подключен к входу первого стабилизатора 2 уровня, выход которого соединен с входом первого формирователя 4 импульсов, второй выход двухканального преобразователя 1 частоты подключен к входу второго стабилизатора 3 уровня, выход которого соединен с входом второго формирователя 5 импульсов, выход первого формирователя 4 импульсов подключен к входу сброса в нуль счетчика 8 импульсов, выход второго формирователя 5 импульсов соединен с управляющим входом запоминающего регистра 7, выход счетчика 8 импульсов подключен к информационному входу запоминающего регистра 7, выход которого соединен с входом цифрового отсчетного блока 6, выход генератора 10 счетных импульсов подключен к счетному входу счетчика 8 импульсов и к входу делителя 9 частоты, выход которого соединен с входом синхронизации двухканального преобразователя 1 частоты.The first and second inputs of the two-channel frequency converter 1 are connected to the inputs of the reference and measuring signals, the first output of the two-channel frequency converter G is connected to the input of the first level 2 stabilizer, the output of which is connected to the input of the first driver 4 pulses, the second output of the two-channel frequency converter 1 is connected to the input the second stabilizer 3 levels, the output of which is connected to the input of the second driver 5 pulses, the output of the first driver 4 pulses connected to the input reset ca to zero counter 8 pulses, the output of the second driver 5 pulses is connected to the control input of the memory register 7, the output of the counter 8 pulses is connected to the information input of the memory register 7, the output of which is connected to the input of the digital reading unit 6, the output of the generator 10 of the counting pulses is connected to the counting the input of the counter 8 pulses and to the input of the frequency divider 9, the output of which is connected to the synchronization input of a two-channel frequency converter 1.

Двухканальный преобразователь 1 частоты, первый стабилизатор 2 уровня и второй стабилизатор 3 уровня реализованы по схемам аналогичных блоков фазометра Ф5126, Первый 4 и второй 5 формирователи импульсов построены на .основе компараторов 597СА2, вырабатывающих логическую единицу во время положительной полуволны синусоидального напряжения, и микросхем типа Κ531ΠΑ3Π, преобразующих длинный им пульс с выхода компаратора в короткий импульс. Цифровой отсчетный блок 6 содержит микросхемы К514ИД1 и семисегментные индикаторы типа АЛ305Ж. В качестве запоминающего регистра 7 используются микросхемы типа К155ТМ8. Счетчик 8 импульсов сделан параллельным на основе микросхем К531ТВЮП, К531ЛАЗП и К531ЛА1П. Делитель 9 частоты построен по схеме, аналогичной схеме счетчика 8 импульсов. Генератор 10 счетных импульсов выполнен по емкостной трехточечной схеме с кварцевым резонатором.A two-channel frequency converter 1, the first stabilizer of the 2nd level and the second stabilizer of the 3rd level are implemented according to the schemes of the similar blocks of the F5126 phase meter, the First 4 and second 5 pulse shapers are built on the basis of the comparators 597CA2, generating a logical unit during the positive half-wave of the sinusoidal voltage, and microcircuits of the type ΠΑ531ΠΑ3Π converting a long pulse from the output of the comparator to a short pulse. The digital readout block 6 contains microchips K514ID1 and seven-segment indicators of the type AL305Zh. As a memory register 7, microcircuits of the K155TM8 type are used. The counter of 8 pulses is made parallel based on the K531TVYUP, K531LAZP and K531LA1P microcircuits. The frequency divider 9 is constructed according to a scheme similar to that of the 8 pulse counter. The generator 10 counting pulses made by a capacitive three-point circuit with a quartz resonator.

Устройство работает следующим образом.The device operates as follows.

Двухканальный преобразователь 1 частоты осуществляет перенос измеряемого фазового сдвига с частоты исследуемых сигналов, находящейся в диапазоне частот, на стабильную фиксированную частоту выходных сигналов двухканального преобразователя 1 частоты. Стабилизаторы 2 и 3 уровня производят стабилизацию уровня выходных ₍сигналов двухканального преобразователя 1 частоты для уменьшения фазоамплитудной погрешности измерения, формирователи 4 и 5 импульсов вырабатывают коррткие импульсы в моменты переходов выходных сигналов стабилизаторов 2 и 3 уровня через нулевое значение из области отрицательных значений в область положительных значений. Счетчик 8 импульсов непрерывно подсчитывает импульсы, следующие с частотой f_o = 1/Т_о от генератора 10 счетных импульсов. Емкость счетчика 8 импульсов должна быть не меньше числа 36·10 , где η - целое число. Счетчик 8 импульсов, непрерывно заполняемый импульсами генератора 10 счетных импульсов, представляет собой меру фазовых сдвигов. Частота выходных сигналов двухканального преобразователя 1 частоты поддерживается равной частоте f выходного сигнала делителя 9 частоты, имеющего коэффициент деления 36 10*, благодаря синхронизации опорного генератора двухканального преобразователя 1 частоты выходным сигналом делителя 9. частоты.The two-channel frequency converter 1 transfers the measured phase shift from the frequency of the studied signals in the frequency range to a stable fixed frequency of the output signals of the two-channel frequency converter 1. Level 2 and 3 stabilizers stabilize the output level ₍ signals of a two-channel frequency converter 1 to reduce the phase-amplitude measurement error, pulse generators 4 and 5 generate short pulses at the moments when the output signals of level 2 and 3 stabilizers pass through a zero value from the region of negative values to the region of positive values . 8 pulse counter continuously counts pulses following a frequency f _o = 1 / T _of the generator 10 counting pulses. The pulse counter 8 Volume fraction be at least 36 · 10, where η is an integer. A counter of 8 pulses, continuously filled with pulses from a generator 10 of counting pulses, is a measure of phase shifts. The frequency of the output signals of a two-channel frequency converter 1 is maintained equal to the frequency f of the output signal of the frequency divider 9, having a division ratio of 36 10 *, due to the synchronization of the reference generator of a two-channel frequency converter 1 by the output signal of the frequency divider 9.

Значение кода на выходе счетчика 8 импульсов ступенчато нарастает от Iнулевого до максимального значения.The value of the code at the output of the 8-pulse counter gradually increases from I-zero to the maximum value.

В момент поступления короткого им- ’ пульса с выхода первого формирователя 4 импульсов происходит обнуление счетчика 8 импульсов. После этого выходной код начинает нарастать по ме- 5 ре прихода импульсов на счетный вход счетчика 8 импульсов. В момент поступления короткого импульса с выхода второго формирователя 5 импульсов на управляющий вход запоминающего ре- 10 гистра 7 осуществляется перепись в него текущего значения выходного счетчика 8 импульсов, равногоAt the moment of receipt of a short pulse from the output of the first driver 4 pulses, the counter 8 pulses is reset. After that, the output code begins to increase after 5 pulses arrive at the counting input of the 8 pulse counter. At the moment of receipt of a short pulse from the output of the second pulse shaper 5 to the control input of the memory register 10, the current value of the output pulse counter 8 is rewritten into it, equal to

•36 10^ где 7- значение фазового сдвига, град.• 36 10 ^ where 7 is the value of the phase shift, deg.

Выходной код счетчика 8 импульсов после этого продолжает нарастать по 20 мере прихода импульсов от генератора 10 счетных импульсов. Выходной код запоминающего регистра 7, значение которого равно N^, индицируется цифровым отсчетным блоком 6. 25The output code of the 8-pulse counter then continues to increase by 20 as pulses arrive from the 10-pulse-pulse generator. The output code of the memory register 7, whose value is N ^, is indicated by a digital readout block 6. 25

Предлагаемое устройство обладает более высокой точностью измерейия по сравнению с известным, так как устраняется большая погрешность, возникающая в случае, если значение кода N₇ 35 меньше значения кода N . Устранение такой погрешности объясняется тем, что в предлагаемом устройстве появление короткого импульса на выходе первого формирователя 4 импульсов определяет начало периода формирования счетчиком ступенчато нарастающего выходного кода от нулевого до максимального значения.The proposed device has a higher measurement accuracy compared to the known one, since it eliminates the large error that occurs if the value of code N ₇ 35 is less than the value of code N. The elimination of this error is explained by the fact that in the proposed device, the appearance of a short pulse at the output of the first pulse shaper 4 determines the beginning of the period of formation of a step-wise increasing output code from zero to the maximum value by the counter.

Предлагаемый цифровой фазометр _4£)проще по схемной реализации по сравнению с известным, так как не приме няются арифметический блок, два запоминающих регистра и элемент задержки, а также упрощается мера фазовых сдвигов .The proposed digital phasometer _{4 £) is} simpler in circuit design than the known one, since the arithmetic unit, two storage registers and the delay element are not used, and the measure of phase shifts is simplified.

Claims

f The invention relates to a measurement technique and can be used to measure the phase shift of electrical signals. The purpose of the invention is to improve the accuracy of measuring the phase shift of signals and simplify the phase meter. The drawing shows a flowmeter diagram of the phase meter. The digital phase meter contains a two-frequency converter of 1 frequency, the first 2 and second 3 level regulators, the first 4 and second 5 pulse shapers, a digital readout unit 6, the storage register 7, the counting pulse 8, the frequency divider 9, the generator 10 counting pulses. The first and second inputs of the two-channel frequency converter 1 are connected to the inputs of the reference and measurement signals respectively, the first output of the two-channel frequency converter G is connected to the input of the first level 2 stabilizer, the output of which is connected to the input of the first shaper of 4 pulses, the second burster of the two-channel frequency converter I connected to the input of the second stabilizer 3 level, the output of which is connected to the input of the second driver 5 pulses, the output of the first driver 4 pulses connected to the input the reset of the pulse counter 8 to zero, the output of the second pulse generator 5 is connected to the control input of the storage register 7, the output of the pulse counter 8 is connected to the information input of the storage register 7, the output of which is connected to the input of the digital reading unit 6 and the output of the 10 counting generator is connected to the counting input of the pulse counter B and to the input of the frequency divider 9, the output of which is connected to the synchronization input of the two-channel frequency converter. A two-channel frequency converter, the first level 2 stabilizer and the second level 3 stabilizer are implemented according to the schemes of a similar phase meter. The first 4 and second 5 pulse shapers are built on the basis of the 597CA2 comparators, which produce a logical unit during the positive half-wave of the sinusoidal voltage, and K531LAZP microcircuits, which convert the long pulse from the comparator output into a short pulse. Digital readout unit 6 contains microcircuits K514ID1 and seven, segment indicators of type AL305ZH. The demo register 7 is stored using microchips of the type K155TM8. The counter 8 pulses is made parallel on the basis of the K531TV10P, K531LAZP and K531LA1P microcircuits. The frequency divider 9 is constructed according to a scheme similar to that of the 8-pulse counter. The generator 10 counting pulses is completed by a capacitive three-point circuit with a quartz resonator. The device operates as follows. A two-channel frequency converter 1 transfers the measured phase shift from the frequency of the signals under study, which are in the frequency range, to the stable fixed frequency of the output signals of the two-channel frequency converter 1. Stabilizers 2 and 3 levels produce output level stabilization (signals of a two-channel frequency converter 1 to reduce phase-amplitude measurement error, shapers 4 and 5 pulses exclude short pulses at times of output of stabilizers 2 and 3 levels through a zero from negative values to positive values. The pulse counter 8 continuously counts the pulses following at a frequency f (, 1 / Tg from the generator 10 counting pulses. The capacity of the counter is 8 pulses to It can be no less than 36-10, where n is an integer. A pulse counter 8, continuously filled with pulses of a generator of 10 counting pulses, is a measure of phase shifts. The frequency of the output signals of a two-channel frequency converter 1 is maintained at 1 divider output signal 9 frequencies having a division factor of 36-10, due to synchronization of the reference oscillator of the two-channel frequency converter 1 by the output signal of the frequency divider 9.. The code value at the output of the pulse counter 8 stepwise increases from (Zero to the maximum value. At the moment a short pulse arrives from the output of the first driver 4 pulses, the pulse counter 8 is reset. After that, the output code starts to increase as the pulses arrive at the counting input of the pulse counter 8 pulses At the moment of the arrival of a short pulse from the output of the second pulse generator 5 to the pickup input of the memory register 7, the current value of the output counter 8 is copied into it and Mpulso equal to where f ° is the phase shift value, degrees The output code of the pulse counter 8 then continues to increase as the pulses arrive from the generator of counting pulses 10. The output code of the storage register 7, whose value is equal to N, is indicated by a digital reading unit 6. The device has a higher measurement accuracy than the known one, since the greater the error that occurs when the value of the N code is less than the value of the N code. The elimination of such an error is explained by the fact that, in the proposed device, the effect of a short pulse at the output of the first pulse shaper 4 determines the beginning of the period of formation of a step-increasing output code from zero to maximum value by the counter. The proposed digital phase meter is simpler in terms of circuit implementation than the known one, since the arithmetic unit, two storage registers and the delay element are not used, and the phase shift measure is simplified. A digital phase meter containing a two-channel frequency converter, first and second level stabilizers, first and second pulse drivers, memory register, output connected to a digital readout unit, a phase shift measure consisting of series-connected counting pulse generator and a frequency divider, the first and The second inputs of the two-channel frequency converter are connected to the inputs of the reference and measuring signals, respectively, and the first and second outputs are connected to the inputs and, respectively, the first and second level stabilizers, the outputs of which are connected to the inputs of the first and second pulse formers, respectively, are so that, in order to improve the accuracy of measuring the phase shift of the signals and simplify the phase meter, a pulse counter is inserted into it, the output of the first pulse shaper is connected to the reset input of the pulse counter to zero, the output of the second shaper is connected to the control input of the memory register, the information input of which is connected to the counter output mpulsov, counting of the pulse generator output is connected to the input of the pulse counter, the output of the divider is connected to the input purity synchronization bi-frequency converter.