SU1261137A1 - Приемник двоичных символов - Google Patents

Abstract

Изобретение относитс  к электросв зи . Повьопаетс  помехоустойчивость. Приемник содержит фильтр нижних частот 1, ограничитель уровн  2, дискретизатор 3, блок задержки 4, перемножитель 5, два реверсивных счетчика (PC) 6 и 8, блок добавлени  - исключени  импульсов 7, детектор переходов .сигнала 9, делитель частоты (ДЧ) 10 и эталонньй генератор 11. Дл  достижени  цели в приемник введены ;;ва компаратора 12 и 13, элемент ИЛИ 4, два элемента НЕ 15 и 18, два элемента И 16 и 19, два ДЧ 17 и 22, PC 20, НАЛ 21 и коммутатор 23, с помощью которьпс осуществл етс  учет не только знака, но и величины входной .смеси сигнал - шум. 2 ил. П а с Фиг. 1

Description

1

Изобретение относитс  к электросв зи и может использоватьс  в системах передачи дискретной информации

Цель изобретени  - повьпиение помехоустойчивости .

На фиг.1 представлена структурна  электрическа  схема приемника двоичных- символов; на фиг.2 - временные диаграммы, по сн ющие принцип его работы.

Приемник двоичных символов содержит фильтр 1 нижних частот, ограничитель 2 уровн , дискретизатор 3, блок 4 задержки, перемножитель 5, первый реверсивный счетчик 6, блок 7 добавлени -исключени  импульсов, второй реверсивный счетчик 8, детектор 9 переходов сигнала, первый делитель 10 частоты и эталонньй генератор 11, а также содержит первый и второй компараторы 12 и 13, элемент ИЛИ 14, первый элемент НЕ 15, первый элемент И 16, второй делитель 17 частоты, второй элемент НЕ 18, второ элемент И 19, третий реверсивный счетчик 20, цифроаналоговый преобразователь 21, третий делитель 22 частоты и коммутатор 23.

Приемник двоичных символов работа ет следующим образом.

На вход приемника поступает смесь сигнала и шума. После фильтра I нижних частот эта смесь (фиг.2а) поступает на ограничитель 2 уровн . .Знак смеси и шума (фиг.2Ь) с выхода ограничител  2 уровн  постлтпает на реверсирующий вход второго реверсивного счетчика 8. На неинвертирующий вход первого компаратора 12 .подаетс  пр мой сигнал (фиг,2а), а через второй элемент 8 НЕ на неинвертирующий вход второго компаратора 13 поступает инверсный сигнал (фиг.22). В первом и втором компараторах 12 и 13 поступившие сигналы сравниваютс  с пороговым напр жением Е, поступающим на их инвертирующие входы с выхода цифро-аналогового преобразовател  21 Сигналы в виде логических уровней с первого и второго компараторов 12 и 13 (фиг.22,5) поступают на входы элемента ИЛИ 14 и после сложени  суммарный сигнал (фиг.2е) поступает на первый вход второго элемента И 19 и через первый элемент НЕ 15 - на . первый вход первого элемента И 16. На вторые входы первого и второго элементов И 16 и 19 подаетс  сигнал

5 0 5

о

- 5

0

137: 2

с выхода эталонного генератора 11 (фиг. 2) с выхода первого элемента И 16 сигнал (фиг.2у) через второй делитель 17 частоты с коэффициентом делени , равным N, поступает на вход пр мого счета третьего реверсивного счетчика 20, на вход обратного счета которого поступает сигнал с выхода второго элемента И 19 (фиг.2). В третьем реверсивном счетчике 20 происходит усреднение и состо  ние старших разр дов этого счетчика декодируетс  в цифроаналоговом преобразователе 21, вырабатывающем пороговое напр жение Е, значение которого зависит от времени усреднени  в третьем реверсивном счетчике 20 и от коэффициента делени  второго делител  17 частоты.

На сигнальные входы коммутатора 23 подаютс  последовательности с эталонного генератора П и с третьего делител  22 частоты (фиг.2 р), коэффициент делени  которого равен К. При сигнале логического О на управл ющем входе коммутатора 23 на тактовом входе второго реверсивного счетчика В действует последовательность с выхода третьего делител  22 частоты , а при сигнале логической 1 - последовательность с выхода эталонного генератора П (фиг,2л).

Схема синхронизации (фиг.1 пунктирна  лини ) работает следующим об- разом.

Знак ограниченной входной смеси с выхода ограничител  2 уровн  опрашиваетс  с помощью дискретизатора 3 в момейты действ.и  импульсов на выходе первого делител  10 частоты, который совместно с блоком 7 добавлени -исключени  импульсов выполн ет функции дискретного фазовращател . Эквивалентна  полоса пропускани  регулируетс  с помощью первого реверсивного счетчика 6. Врем  задержки блоком 4 задержки равн етс  длительности единичного символа. Детектор 9 переходов из выходного сигнала второго реверсивного счетчика 8 выраба- тьшает сигнал -«-1, если в двух соседних тактах следует комбинаци  01, сигнал -1, если в соседних тактах следует комбинаци  10, и сигнал О, если в соседних тактах следуют комбинации 00 или 11, при этом на выходах перемножител  5 вьщел ютс  сигналы ошибкиJ которые принимают одно

31

из трех значений: нуль на обоих выходах; I на первом выходе и О .на втором выходе; О на первом выходе и 1 на втором выходе.

Эти сигналы управл ют работой первого реверсивного счетчика 6, определ   направление его счета. Количество импульсов, поступивших на тактовый вход второго реверсивного счетчика 8, между соседними импульса ми на его установочном входе, поступающими с первого делител  10 часто- ты и определ ющими границы символов входного сигнала будет зависеть от величины входной -смеси сигнала и шум и определ ет знак поступившего очередного символа информации (фиг.2м) Работа устройства-прототипа характеризуетс  следующим алгоритмом:

( u,-t.),

где Ш - оценка значени  прин того символа;

- соответственно промежутки

времени, когда входной сиг- нал положителен и отрицателен на интервале (t , t).

Очевидно t - t, о t- o .,

Работа предлагаемого приемника

двоичных символов описываетс  другим

алгоритмом

(2,.1€,-,-м),

где К 1 - некоторый коэффициент,

равньш величине коэффици ента делени  третьего делител  22 частоты (на фиг.2k величина К равна

. . ,

D, ;Cj , L,J b4 - соответственно врем  на-

хождени  входного сигнала в диапазонах (),

(+Е, О), (О, -Е), - (-Е, -со) в течение времени анализа символа . на интервале (t, ; t).

, .,4, 4Т,,

При этом t - t,

Автоподстройка порогового напр жени  Е производитс  след щей системой 50 таким образом, чтобы отношение средних времен присутстви  входного сигнала внутри и вне порогов (-E,tE) равн лось определенной величине, равной коэффициенту делени  N второго5S делител  17 частоты.

Величины с, , cj , f, и Т завис т не только от знака входной смеси

1374

сигнал-щум, но и от ее величины в )тличие от устройства-прототипа, где Г4- и t. завис т лишь от знака входной смеси.

Таким образом, повышение помехоустойчивости приема двоичных символов достигаетс  за счет учета не только знака, но и величины входной смеси сигнал-шум.

Claims (1)

1. Формула изобретени 

   Приемник двоичных символов, содержащий последовательно соединенные фильтр нижних частот, ограничитель уро.чн , дискретизатор, блок задержки и перемножитель, выходы которого через первьй реверсивный счетчик подключены к управл ющим входам блока добавлени -исключени  импульсов, второй реверсивный счетчик, детектор переходов сигнала, первый делитель частоты и эталонный генератор, выход которого подключен к тактовому входу блока добавлени -исключени  импульсов , выход которого через первый делитель частоты подключен к второму входу дискретизатора и к установочном входу второго реверсивного счетчика, выход которого через детектор пере- ходов сигнала соединен с вторым входом перемножител  и  вл етс  выходом приемника, при этом реверсирующий вход второго реверсивного счетчика подключен к выходу ограничител  уровн , а вход фильтра нижних частот  вл етс  входом приемника, отличающийс  тем, что, с целью повьш1ени  помехоустойчивости, в него введены первый и второй компараторы, элемент ИЛИ, последовательно соединенные первый элемент НЕ, первый элемент И и второй делитель частоты, второй элемент НЕ, второй элемент И, последовательно соединенные третий : реверсивный счетчик и цифроаналого- вый преобразователь, третий делитель частоты и коммутатор, выход которого подключен к тактовому входу второго реверсивного счетчика, причем инвертирующие вхрда 1 первого и второго компараторов соединены с выходом цифро- аналогового преобразовател , выход элемента ИЛИ подключен к первому . входу второго элемента И, входу первого элемента НЕ и к управл ющему входу коммутатора, выходы второго элемента И и второго делител  частоты

   512611

   соединены соответственно с входами обратного и пр мого счета третьего реверсивного счетчика, а вторые входы первого и второго элементов И и вход третьего делител  частоты подключены j к выходу эталонного генератора, при этом выход фильтра нижних частот подключен к неинвертирующему входу

   Составитель В.Зен.кин Редактор М.Недолуженко Техред.-М.Ходанич Корректор А Зимокосов

   5247/59

   Тираж 624Подписное

   ВИНИЛИ Государственного комитета СССР

   по делам изобретений и открытий . 113035, Москва, Ж-35, Раушска  наб,, д.4/5

   Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4

   первого компаратора и через второй элемент НЕ - к неинвертирующему входу второго компаратора, сигнальные входы коммутатора соединены с выходами эталонного генератора и третьего делител  частоты, выходы первого и второго компараторов подключены к входам элемента ИЛИ,

   Фиг.г