SU1260834A1

SU1260834A1 - Устройство дл вихретокового контрол

Info

Publication number: SU1260834A1
Application number: SU853883824A
Authority: SU
Inventors: Сергей Юрьевич Иванов; Виктор Александрович Коровяков; Юрий Кириллович Федосенко
Original assignee: Научно-Исследовательский Институт Интроскопии
Priority date: 1985-04-15
Filing date: 1985-04-15
Publication date: 1986-09-30

Abstract

Изобретение относитс к средствам неразрушающего контрол материалов и изделий и.может быть использовано дл дефектоскопии и дефектомет- рии металлов в любой отрасли промышленности . Цель изобретени - повышение точности контрол за счет отстройки от вли ни несовершенства изготовлени катушек матричного преобразовател и вли ни на результаты электрофизических параметров издели . Устройство содержит последовательно соединенные генератор 1 , вихретоко- вый матричный преобразователь 2, коммутатор 3, ключ 4, ус шитель 5, детектор 6, АЦП 7, блок 19 пам ти и видеоконтрольный блок 20, последовательно соединенные перемножитель 8, линию 9 задержки, дифференциальный усилитель 10, св занный в свою очередь с ключом 4. В состав устройства вход т также подключенные к генератору 1 последовательно соединенные фазометр 11, АЦП 12, первый блок 18 пам ти, св занный первым выходом через ЦАП 14 с линией 9, а вторым - через ЦАП 13 с перемножителем . Режим работы устройства, режим компенсации преобразователей матрицы и режим измерени устанавливают при помощи переключател 17 режимов. Устройство позвол ет автоматически скомпенсировать каждый преобразователь матрицы в отдельности и анализировать сигнал только от дефекта. 2 ил. i (Л

Description

10

25

Изобретение относитс к средствам неразрушающег о контрол материалов и изделий и может быть использовано дл дефектоскопии и дефектометрии металлов в любой отрасли npoNftiianea- ности.

Цель изобретени повышение точности контрол за счет отстройки от вли ни несовершенства изготовлени катушек преобразовател и от вли ни на результат электрофизических параметров издели . ,

На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2 - конструкци матричного преобразовател . I

Устройство содержит последователь но соединенные генератор 1 синусо- идального тока, вихретоковый матрич- ный преобразователь 2, коммутатор 3, ключ 4, усилитель 5, амплитудный детектор 6, второй аналогоцифровой преобразователь (АЦП) 7, последовательно соединенные перемножитель 8, вторым входом соединенный с генератором 1, линию 9 задержки, управл емую напр жением, дифферендиальный усилитель 10, подключенный выходом к второму входу ключа 4, а вторым Входом - к второму выходу ключа 4, последовательно соединенные фазометр 11, подключенный первым входом к выходу генератора 1, а вторым входом - к первому выходу коммутатора 3, первый АЦП 12, а также первый дифро- аналоговый преобразователь (ЦАП) 13, подключенный выходом к второму входу перемножител 8, второй ЦАП 14, подключенный выходом к второму управл ющему входу линии 9 задержки, последовательно соединенные генератор 15 импульсов и счетчик 16 импульсов , подключенный выходом к второму (управл ющему) входу коммутатора, переключатель 17 режимов, подключенный к третьему (управл ющему) входу ключа 4 и второму (управл ющему) входу счетчика 16 импульсов, первый блок 18 пам ти, подключенньш первым (информадионным) входом к выходу пер- 50 зого аналого-дифрового преобразовател 12, вторым (информационным) входом - к выходу второго АЦП 7, третьим (адресным) входом - к выходу счетчика 16 импульсов, четвертым (управл ющим) входом - к переключателю 17 режимов, первым (информадионным ) выходом - к входу первого

15

20

35

55

30

40

45

5

0

ЦАП 13, вторым (информационным) выходом - к входу второго иди 14, второй блок 19 пам ти, подключенный вторым (адресным) входом к выходу счетчика 16 импульсов, третьим (управл ющим ) входом - к переключателю 17 режимов , первым (информационным) входом - к выходу второго АЦП 7, видеоконтрольный блок (ВКБ) 20, подключенный к выходу второго блока 19 пам ти .

Матричный преобразователь (фиг.2) выполнен в виде матрицы пхп преобразователей трансформаторного типа.

5 Возбуждающа и измерительна обмотки из п преобразователей расположены на ферритовом стержне. Возбуждающие обмотки преобразователей включены последовательно, концы

0 измерительных обмоток объединены в строки и столбцы.

Устройство работает в двух режимах: режиме компенсации и режиме измерени .

Ь режиме компенсации матричный преобразователь 2 устанавливают на бездефектный участок контролируемого издели . Переключатель 17 режимов перевод т в состо ние, соответст- вз ющее режиму компенсации, при этом переключатель 17 режимов формирует сигнал, под управлением которого ключ 4 замыкает первый вход с первым выходом, счетчик 16 обнул етс , пер5 вый блок 18 пам ти работает в режиме записи информации с первого и второго АЦП 7 и 12. Под управлением счетчика 16 импульсов, на вход которого подаетс тактова частота с генератора 15 импульсов, коммутатор 3 подключает строку матричного преобразовател 2 к первому входу ключа 4, а столбец - к общей шине матрицы, тем самым происходит выбор преобра- зовател . С первого выхода ключа 4 напр жение с преобразовател матрицы 2 подаетс на усилитель 5, ампли- - тудный детектор 6 и второй АЦП 7, где происходит преобразование аналогового сигнала в цифровой вид. В чейке пам ти блока 18 пам ти про - исходит запоминание цифрового кода амплитуды сигнала, поступающего с АЦП 7, адрес которой выбираетс

5 счетчиком 16 импульсов.

Одновременно напр жение с генератора 1 подаетс на первый вход фа- , зом етра II, на второй вход которого

0

5

подаетс напр жение с преобразова-- тел матрицы матричного преобразовател 2, на выходе фазометра 11 получаем напр жение, пропорциональное сдвигу фаз между опорным напр жением (напр жение генератора 1) и напр жением с преобразовател матрицы. АЦП 12 приводит аналоговое напр жение с выхода фазометра 11 в цифровой вид, которое запоминаетс в чейке пам ти блока 18 пам ти. После этого, при поступлении на. вход счетчика 16 следующего тактового импульса с тактового генератора 15 коммутатор 3 выбирает другой преобразователь матрицы , а напр жени в цифровом виде, пропорциональные амплитуде и фазе сигнала с этого преобразовател , выше описанным способом запоминаютс в следующей чейке пам ти блока 18 пам ти. И так далее пока не снимутс и запомн тс коды фазы и амплитуды с последнего преобразовател матрицы матричного преобразовател 2. На этом режим компенсации закончен.

В режиме измерений преобразователь 2 устанавливают на контролируемый участок объекта контрол . Пере- ключатель 17 режимов перевод т в состо ние , соответствующее режиму измерений , при этом переключатель 1 7 режимов формирует сигнал, под управлением кото jporo ключ 4 замыкает первый вход

с вторым выходом, а второй вход - с первым выходом, счетчик 16 обнул етс , первый блок 18 пам ти работает в режиме выдачи информации на первый и второй ЦАП 13 и 14, а второй блок 19 пам ти - в режиме записи информации с АЦП 7. Под управлением счетчика 16 коммутатор 3 выбирает первый преобразователь матрицы, напр жение с которого подаетс через ключ 4 на второй вход дифференциального усилител 10.

Из чейки пам ти блока 18 пам ти, соответствующей первому преобразователю матричного преобразовател 2, извлекаютс коды амплитуды и фазы компенсирующего напр жени и подаютс соответственно на первый и второй ЦАП 13 и 14, на выходе первого ЦАП 1 формируетс напр жение, пропорциональное амплитуде компенсирующего напр жени первого преобразовател матрицы , подаваемое на первый вход перемножител 8, на второй Вход которого подаетс напр жение генератора 1. На

выходе перемножител 8 получаетс напр жение синусоидальной формы с амплитудой , равной амплитуде напр жени с первого преобразовател в режиме компенсации. Это напр жение подаетс на первый вход линии 9 задержки , на второй вход которой подано напр жение с выхода ЦАП 14, пропорциональное фазе напр жени с пер-

вого преобразовател матрицы в режиме компенсации. На выходе линии 9 задержки, управл емой напр жением, получают синусоидальное напр жение, амплитуда и фаза которого равны амплитуде и фазе напр жени с первого преобразовател матричного преобразовател 2 в режиме компенсации. Это напр жение подаетс на первый вход дифференциального усилител 10. При

отсутствии дефекта под первым преобразователем на выходе диф4)еренциаль- ного усилител 10 получают минимальное напр жение, определ емое точностью компенсации, при наличии дефекта на выходе дифференциального усилител 10 присутствует разбаланс, который через ключ 4, усилитель 5 и детектор 6 подаетс на АЦП 7, где переводитс в цифровой вид, после

чего запоминаетс в чейке пам ти блока 19 пам ти, с выхода которого подаетс на видеоконтрольный блок 20 в виде точки ркость, пропорциональна напр жению разбаланса.

Аналогичные операции происход т при выборе всех остальных преобразователей матрицы, при этом на экра не блока 20 получают картину распределени дефектов на контролируемом

40

участке,

Claims

Формула изобретени

Устройство дл вихретокового контро- л содержащее последовательно соединенные генератор синусоидального тока, вихретоковый матричный преобразователь и коммутатор, последовательно соединенные усилитель и амплитудный детектор, и видеоконтрольный блок, отличающеес тем, что, с целью повьшени точности контрол , оно снабжено включенным между выходом коммутатора и входом усилител ключом, последовательно соединенными фазометром, первый и второй входы которого подключены соответственно к выходам генератора синусоидального тока и коммутатора, первым аналоге5t2fti )8

цифровым преобра: оп;ч ге.пем, первым блоком пам ти, «ервым цнфроаналоговым преобразователем, перемножите.пем, второй вход которогс подключен к ходу генератора синуслчидального тока, линией задержки и дифференциа тьным усилителем, выход и второй вход которого подключены соответственно к вторым входу и выходу ключа, вторым цифроаналоговым преобразователем, tO включенным между вторым выходом первого блока пам ти и вторым входом линии задержки, подключенными к ду .амплитудного детектора последовательно соединенными вторым аналого- 15

цифровым преобразователем и вторым (х юком пам ти, выход которого подключен к входу видеоконтрольного блока, последовательно соединенными генератором тактовых импульсов и счетчиком импульсов, выход которого соединен с вторыми входами коммутатора, первого и второго блоков пам ти, и переключателем режимов, выход которого подключен к второму входу счетчика импульсов и третьим входам ключа, первого и второго блоков пам ти, а четвертый вход первого блока пам ти подключен к выходу второго аналого- цифрового преобразовател .

К генератору синисоидального

К коммутатори (столбцы}

тока

Риг.2

Редактор Л.Повхан

Составит ель И.Рекунова

Техред Л.Сердюкова Корректор М.Шароши

Заказ 5223/44

Тира;к 778Подписное

ВИНИЛИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , 4