SU1259244A1 - Цифровой дискриминатор - Google Patents

Abstract

Предлагаемой цифровой дискриминатор относитс  к области автоматики и вычислительной техники и может найти применение в системах регистрации и обработки случайных сигналов, в частности может быть использован дл  обработки данных, получаемых от координатографа. Целью изобретени   вл етс  расширение области применени  за счет формировани  сигнала о смене знака приращени  и очередного после экстремума значени  уровн  дискриминации , равного предшествующему. Дискриминатор содержит счетчик, переключатель уровней, первую, вторую и третью схемы сравнени , группу элементов И, первый, второй и третий регистры, сумматор, коммутатор и блок управлени , включающий элементы И, ИЛИ, триггер, формирователь, первый и второй элементы задержки. В блок управлени  цифрового дискриминатора введены элемент НЕ, элементы ИЛИ, И, триггер экстремума, элементы 2И-ИЛИ, триггер-детектор направлений, а треть  схема сравнени  имеет-дополнительные выходы Больше и Меньше, подключенные к блоку управлени . Принцип работы предлагаемого цифрового дискриминатора заключаетс  в определении кратности анализируемой величины шагу уровней дискриминации путем делени  этой величины на величину шага при условии разрешени  вьшода очередного после экстремума значени  уровн  дискриминации, равного предшествующему . Дл  отсчета уровней дискриминации от первоначально поступившей анализируемой величины остаток от делени  ее запоминаетс , а затем вычитаетс  из последующих значений анализируемых величин. 2 ил. Q Id сл to О со ю 4 4 «

Description

Изобретение относитс  к автоматике и вычислительной технике, и может найти применение в системах регистрации и обработки случайных сигналов, в частности может быть использовано }дл  обработки данных, получаемых от координатографа.

Цель изобретени  - расширение области применени  за счет формировани  сигнала о смене знака приращени  и очередного после экстремума значени  уровн  дискриминации, равного предыдущему.

ha фиг.1 приведена структурна  схема цифрового дискриминатора; на фиг.2 - функциональна  схема блока управлени .

Цифровой дискриминатор содержит информационный вход 1 дискриминатора , счетчик 2, регистры 3-5, схемы 6-8 сравнени , переключатель 9 уровней, блок 10 управлени , коммутатор 11, сумматор 12, группу элементов И 13, вход 14 начала цикла и выходы 15 и 16 дискриминатора.

Блок 10 управлени  содержит элементы И 17-19, элементы ИЛИ 20 и 21, триггер 22, формирователь 23 заднего фронта импульсов, элементы 24 и 25 задержки, триггер 26 экстремума, элемент НЕ 27, триггер 28 направлени , элементы 2И-И11И 29 и 30, выхо- 31-34 блока управлени  и входы 36 - 39.

Цифровой дискриминатор работает следующим образом.

В исходном состо нии счетчик 2 и регистры 3-5 обнулены. Нулевой потенциал с выхода элемента ИЛИ 20 блока 10 управлени  через коммутатор 11 подключает значение переключател  9 уровней к входам первого слагаемого сумматора 12.

К входам второго слагаемого сумматора 12 подаетс  при этом нулевое значение регистра 5.

Перед началом цикла обработки анализируемой величины на управл кнций вход 14 подаетс  сигнал высокого уровн , а затем на информационный вход 1 поступает унитарный код анализируемой величины.

Этот код делитс  счетчиком 2 на коэффициент делени , устанавливаемый переключателем 9 уровней.

Таким образом, в конце цикла обработки анализируемой величины в счетчике 2 содержитс  код остатка от де

5

0

5

0

5

0

5

0

5

лени  этой величины. Импульсы кратности формируютс  на выходе схемы 6 сравнени , которые, кроме входа установки В О счетчика 2, поступают также на управл ющий вход третьего регистра 5.

При этом по фронту действи  импульса , формируемого на выходе схемы 6 сравнени , происходит запись в регистр 5 значени  суммы, накопленной в сумматоре 12. Данна  сумма  вл етс  вторым слагаемым дл  последующего прибавл емого числа.

В конце цикла обработки анализиру- емрй величины на управл ющий вход 14 .подаетс  сигнал низкого уровн , в соответствии с которым на выходе элемента ИЛИ 20 блока 10 управлени  формируетс  сигнал, переключающий режим коммутатора с целью прибавлени  к

второму слагаемому, содержащемус  в регистре 5, значени  остатка от де- дени  этой величины, полученного в счетчике 2.

Через врем , определ емое импульсным элементом 24 задержки блока 10 управлени , достаточное дл  получени  конечной суммы, соответствукщей значению анализируемой величины, на выходах элементов задержки блока 10 управлени  формируютс  сигналы соответственно записи информации со счетчика 2 и регистра 5 в регистры 3 и 4 и сигнал вывода информации через группу элементов И 13.

Последующие циклы обработки аналогичны первому, но в конце каждого цикла на выходах блока 10 управлени  формируютс  сигналы в том случае, если на входе 35 блока 10 управлени  - сигнал равенства с выхода схемы 7 сравнени , т.е. начало отсчета последующих анализируемых величин совпадает с первой, и на входе 37 блока 10 управлени  - сигнал неравенства с выхода схемы 8 управлени , т.е. значение последующей анализируемой величины не равно предыдущей.

При выполнении этих условий на выходе 15 цифрового дискриминатора формируетс  код анализируемой величины , совпавшей с одним из уровней, дискриминации, а также производитьс  смена информации в регистрах 3 и 4.

Анализ импульсной последовательности , соответствующий исследуемой функции, и принцип вьщелени  участков ее возрастани  и убывани  с областью экстремальных значений, лежащих между уровн ми дискриминации, заключаетс  в следующем.

Если значение анализируемой величины монотонно возрастает, то оди- ночный потенциал присутствует либо на выходе Больше схемы 8 сравнени  (при достижении очередного,боль- шего значени  уровн  дискриминации) либо на выходе Равно.

При этом реализаци  указанной схемы 8 сравнени  может быть осуществлена одним из известных способов, например с использованием сумматоров и элементов И.

Если значение анализируемой величины начинает убывать, то одиночный потенциал присутствует либо на выход Меньше схемы 8 сравнени , либо на выходе Равно.

Указанные потенциалы через элементы 2И-ИЛИ управл ют логикой работы триггера 28 детектора направлений, с пр мого вывода которого на выход 16 цифрового дискриминатора подает- с  единичный потенциал (значени  анализируемой величины монотонно возрастают ) , либо нулевой потенциал при убывании значений анализируемой величины .

При выводе информации очередного дискриминируемого уровн  сигнал с выхода второго элемента 25 задержки в блоке 10 управлени  устанавливает триггер 26 экстремума в нулевое со- сто ние.

Триггер 26 экстремума далее может быть установлен в единичное состо ние только после прихода сигнала неравенства с выхода схемы 7 сравнени  на вход 35 блока 10 управлени .

При наличии области перегиба со значением точек экстремума, лежащих между заданными уровн ми дискриминации , единичное значение триггера 26 экстремума через элемент ИЛИ 21 разрешает выход кода анализируемой величины , совпавшей с уровнем дискриминации , равного предыдущему при поступлении сигнала равенства с выхода схемы 7 сравнени  на вход 35 блока 10 управлени .

Claims (1)

1. Формула изобретени 

   Цифровой дискриминатор, содержащий счетчик, переключатель уровней, первую , вторую и третью схемы сравнени .

   5

   20

   30

   35

   0

   5 о

   5

   коммутатор, первый, второй и третий регистры, сумматор, группу элементов И, блок управлени , включающий формирователь заднего фронта импульса, триггер, первый и второй элементы И, элемент ИЛИ, первый и второй элементы задержки, причем выходы переключател  уровней подключены к первым группам входов коммутатора и первой схемы сравнени , выход которого соединен с входом установки в О счетчика , счетный вход которого подключен к информационному входу дискриминатора , а выходы соединены с второй группой входов первой схемы сравнени , первой группой входов второй схемы сравнени , второй группой входов коммутатора и информационными входами первого регистра, выходы которого подключены к второй группе вхо дов второй схемы сравнени , выходы коммутатора подключены к первой группе входов сумматора, втора  -группа входов которого соединена с информационными входами второго регистра, выходами третьего регистра и первой группой входов третьей схемы сравнени , втора  группа входов которой соединена с выходами второго регистра, выходы сумматора соединены с информационными входами элементов И группы и третьего регистра, вход управлени  записью которого подключен к выходу первой схемы сравнени , вход начала цикла дискриминатора соединен с входом формировател  заднего фронта импульса блока управлени , в котором выход формировател  заднего фронта

   импульса соединен с первыми входами первого и второго элементов И и входом установки в 1 триггера, инверсный выход которого подключен к второму входу парного элемента И, выходы первого и второго элементов И соединены с входами элемента I-ITM, выход которого соединен с управл ющим входом коммутатора, первый элемент задержки блока управлени  - с управл ющими входами элементов И группы, выходы которых  вл ютс  информационными выходами дискриминатора, выход первого элемента задержки блока управлени  через второй элемент задержки подключен к входам управлени  записью первого и второго регистров, второй вход второго элемента И блока управлени  соединен с выходом второй схемы сравнени , отличающий512

   с  тем, что, с целью расширени  области применени  за счет формировани  сигнала о смене знака прирап;ени  и очередного после экстремума значени  уровн  дискриминации, равного предыдущему , треть  схема сравнени  выполнена с возможностью сравнени  на больше и меньше, а в блок управлени  введены элемент НЕ, второй,элемент ИЛИ, третий элемент И, триггер экстремума, первьш и второй элементы 2И-ИЛИ, триггер направлени , причем выход формировател  заднего фронта импульса соединен с первыми вхо- дами третьего элемента И, первой и второй групп входов элементов 2И-ИЛИ, выходы которых подключены к входам соответственно установки в 1 и О триггера направлени , инверсный и пр мой выходы которого подключены к вторым входам пр мых групп входов соответственно первого и второго элементов 2и-ИЛИ, пр мой выход триггера направлени   вл етс  выходом возрастани  функции устройства, второй вход второго элемента И соединен с третьи92446

   ми входами первых групп первого и вто рого элементов 2И-ИЛИ, четвертым входом первой группы второго элемента 2H-RriM, вторыми входами вторых групп

   5 первого и второго элементов и через элемент НЕ подключен к вторрму входу третьего элемента И, выход которого соединен с входом установки в 1 триггера экстремума, вход уста0 новки в О которого подключен к выходу второго элемента задержки, а выход соединен с четвертым и п тым входами первых групп соответственно первого и второго элементов 2И-ИЛИ и

   5 первым входом второго элемента ИЛИ, выход которого подключен к третьему входу второго элемента И, а второй вход объединен с п тыми входами пер- .вых групп первого и второго элемен20 тов 2И-ИЛИ и соединен с выходом равенства третьей схемы сравнени , выходы Больше и Меньше которой соединены с третьими входами вторых групп соответственно первого и второ5 го элементов 2И-ИЛИ блока управ- , лени .

   Редактор О.Юрковецка 

   Составитель Е.Иванова

   Техред И.Попович Корректор: л.Т ско

   Заказ 5122/46Тираж 671Подписное

   ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д.4/5

   .

   Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4