SU1257600A1 - Цифровой измеритель длительности одиночных импульсов - Google Patents

Abstract

Изобретение относитс  к импульсной технике. Цель изобретени  - рас,- ширение диапазона измер емых длительностей импульсов. Устройство содержит блок 3 синхронизации,, элемент 4 задержки, блок 5 задержки, генератор 6 счетных импульсов, элемент 2-И-ИЛИ- -НЕ 7, регистр 9 сдвига, счетчики 8 и 12 и элемент И-НЕ 11. Введение регистра 10 Сдвига и выполнение блока 3 синхронизации на D-триггерах 15-18 позвол ет сместить границы минимальных значений до периода счетных импульсов . 1 з.п. ф-лы, 2 ил. 13т с б (Л с

Description

Изобретение относитс  к импульс- ной.технике.

Целью изобретени   вл етс  расширение диапазона измер емых длительностей импульсов путем смещени  границы минимальных значений до периода счетных импульсов.

На фиг. 1 приведена функциональна  схема цифрового измерител  .гуштель-. ности одиночных импульсов на фиг. 2 - временна  диаграмма его работы.

Цифровой измеритель длительности одиночных импульсов содержит шину 1 входного сигнала, шину 2 обнулени , блок 3 синхронизации5 элемент 4 задержки , блок 5 задержки с и отводами , генератор 6 счетных импульсов, элемент 2И-Ш1И-НЕ 7, основной счетчик 8j регистры 9 и .10 сдвига, элемент И-НЕ 11, УТОЧПЯЮ1ЦИЙ счетчик 12, выходные шины 13,1-13.т старших разр дов двоичного кода результата измерени  и выходные шины 14,1-14.К мпад- ших разр дов двоичного кода результата измерени .

Блок 3 синхронизации содержит D- триггеры 15-18, которые имеют асинхронные установочные R-- и S-входы. D-триггеры 17 и 18 имеют одинаковые задержки переключени .

Шины 13. основного счетчика  вл ютс  разр дныг-ш выходами кода

:грубого отсчета, 1шны 14.1-14.К младших разр дов уточн ющего счетчика - разр дными выходами кода точного отсчета5 выхо/з; старшего разр да уточн ющего счетчика 2 соединё н с первым входом элемента 7,, второй вход которого подключен к первому выходу блока 3 синхронизаи;иИ( второй выход которого соединен с третьим входом элемента 2И-ШМ-НЕ 7,. выход которого соединен со счетным входом основного счетчика 8, а четвертый чход элемента 2И-ШШ-НЕ 7 - с синхровходом сдвига первого регистра 9 сдвига, с первым входом элемента И-НЕ 11, с выходом генератора 6 счетных импульсов и тактируюишм входом блока синхронизац1-1и, информационный зход которого соединен с ишной входного сигнала 1 и с входом элемента 4 задержки, выход которого соединен с входом блока 5 задержки с п отводами, зьп:оды которого соединены с разр дными входами первого регистра 9 сдвига , последовательниц вход которого соединен с шиной логического нул .

выход элемента И-НЕ 11 соединен со счетн з1м входом уточн ющего счетчика 12, вход, обнулени  которого соединен с входом обнулени  основного счетчика 8, причем разр дные входы второго регистра 10 сдвига соединены с выходами блока 5 задержки, информационный вход - с выходом первого регистра 9 сдвига, синхровход сдвига с выходом генератора 6 счетных импульсов , выход - с вторым входом элемента И-НЕ 11, а синхровход записи параллельно кода - с входом выбора режима этого регистра и с третьим выходом блока синхронизации, четвертый выход которого соединен с синхровходом записи параллельного кода и с входом выбора режима первого регистра сдвига, а вход установки исходного

состо ни  блока синхронизации соединен с шиной обнулени  измерител  и входами обнулени  основного и уточн ющего счетчиков р

Кроме того, блок 3 синхронизации.

содержит первый 15, второй 16, третий

18 и четвертый 17 D-триггеры, причем .информационный вход первого D-тригге- ра соединен с информационным входом блока синхронизации, тактирующий вход

которого соединен с синхровходом первого D-триггера и синхровходом второго D-триггера, пр мой и инверсный выходы которого  вл ютс  соответственно BTopbjM и первым выходами блока синхронизации, информационньм вход и вход обнулени  второго D-триггера соединены между собой и подключены к пр мому выходу первого триггера и к синхрсгвходу третьего D-триггера, выход которого  вл етс  третьим вьгходом блока синхронизации, а вход установки в состо ние логической единицы соединен с входом установки исходного сос- ро ни  блока синхронизации, с входом обнулени  первого D-триггера и с входом установки в состо ние логической единицы четвертого D-TpH.rrepa, синхро: вход которого соединен с инверсным выходом первого D-триггера, информационный вход соединен с шиной логического нул  и с информационным входом третьего D-триггера, а выход  вл етс  четвертым выходом блока синхронизации.

Блок 3 cинxp(JHI зaции вьшолн ет

функции блока прив зки измер емого входного сигнала к счетным импульсам , что обеспечивает через элемент 2И-ИЛИ-НЕ 7 управление по счет

ном у входу работой основного счетчика 8, который в результате этого просчитывает только число целых периодов счетных и myльcoв, и формирование синхросигналов записи информации с отводов блока 5 задержки в разр ды регистров 9 и 10.

Параллельно-последовательные п-разр дные регистры 9 и 10 сдвига предназначены дл  работы в режиме записи параллельного кода по срезу импульса на синхровходе С1 при единичном уровне сигнала на входе V выбора режима ив режиме сдвига информации (записи последовательным кодом) по срезу .импульсов на синхровходе С2 при нулевом уровне сигнала на входе V выбора режима.

Временна  задержка входного сигнала элементом 4 определ етс  суммой времен переключени  D-триггеров 15 и 17(18).

Секционированный блок 5 задержки имеет общее врем  задержки на период следовани  счетных импульсов Т и врем  задержки между отводами на длительность уточн ющего дискрета t; Число отводов блока 5 задержки п Тд/г .

Число разр дов регистров 9 и 10 определ етс  числом отводов блока 5 задержки.

Число разр дов уточн ющего счетчика 8 равно К+1, где К - число младших разр дов уточн ющего счетчика 12, определ етс  из числа состо ний, совпадающих с числом отводов п блока 5 задержки К Еоа п.

Число разр дов m основного счетчика 8 ограничивает верхнюю границу диапазона измер емых временных интервалов , выраженную в периодах счетных импульсов М, и определ етс  аналогично числу разр дов уточн ющего счетчика m .

Цифровой измеритель длительности одиночных импульсов работает следующим образом.

В исходном состо нии счетчики 8 и 12 обнулены установочным сигналом нулевого уровн  (фиг. 2oi), этим же сигналом в блоке 3 синхронизации D-триггер 15 устанавливаетс  в нулевое состо ние (фиг. 2а), а D-триг50

D-триггер 18 устанавливаетс  в н левое состо ние, задаваемое сигнало на информационном входе, и формируе перепад , по которому происходи запись в разр ды регистра 10 информации с отводов блока 5 задержки в момент фронта первого счетного импульса в измер емом интервале, посл чего регистр 10 устанавливаетс  в режим сдвига (задержка переключени  D-триггеров 15 и 18 компенсируетс  задержкой Измер емого импульса элементов 4).

Вторым счетным импульсом в измер емом интервале D-триггер 16 устагеры 17 и 18 - в единичное (фиг.2%,)55 навливаетс  е состо ние логической

при этом нулевое состо ние D-триггера 16 (фиг. 28) обеспечиваетс  установочным сигналом на R-входе с

единицы (фиг. 23) и разрешает посту ление счетных импульсов через элеме 2И-ИЛИ-НЕ 7 (фиг. 2е) на счетный вх

o

5

0

5

0

пр мого выхода D-триггера 15. Гене- ратор 6 счетных импульсов вьфабаты- вает непрерывную последовательность импульсов с периодом повторени  Т (фиг.26), котора  поступает на тактирующий вход блока 3 синхронизации, на синхровходы С2 сдвига регистров 9 и 10, на четвертый вход первой группы входов по И элемента 2И-ИЛИ- -НЕ 7 и на первый вход элемента И-НЕ 11.

При наличии нулевого уровн  на шине 1 входного сигнала все триггеры блока 3 синхронизации продолжают находитьс  в исходном состо нии, в котором сигнал с второго выхода блока 3 синхронизации через третий вход элемента 2И-ИЛИ-НЕ 7 запрещает прохождение счетных импульсов на вход счетчика 8, а сигнал логической единицы с третьего и четвертого выходов блока 3 синхронизации обеспечивает установку регистров 9 и 10 в режим записи параллельного кода.

На втором входе элемента 2И-ШШ- -НЕ 7 действует нулевой уровень с выхода старшего разр да уточн ющего , счетчика 12, в св зи с чем на счетный вход основного счетчика 8 импульсы с выхода элемента 2И-ИЛИ-НЕ 7 не поступают.

В блоке 3 синхронизации по фронту первого счетного импульса после поступлени  измер емого сигнала D-триггер 15 устанавливаетс  в состо ние логической единицы (фиг. 2 г), снима  установочньш сигнал с R-входа D-трнг- гера 16 и формиру  фронт синхросигнала D-триггера 18.

D-триггер 18 устанавливаетс  в нулевое состо ние, задаваемое сигналом на информационном входе, и формирует перепад , по которому происходит запись в разр ды регистра 10 информации с отводов блока 5 задержки в момент фронта первого счетного импульса в измер емом интервале, после чего регистр 10 устанавливаетс  в режим сдвига (задержка переключени  D-триггеров 15 и 18 компенсируетс  задержкой Измер емого импульса элементов 4).

Вторым счетным импульсом в измер емом интервале D-триггер 16 устаединицы (фиг. 23) и разрешает поступление счетных импульсов через элемент 2И-ИЛИ-НЕ 7 (фиг. 2е) на счетный вход

основного счетчика та  по перепадам 15j который, рабо- , подсчитыва10

15

20

25

30

ет число цельк периодов Т в измер емом интервале Т, .

Поскольку с момента по влени  фронта первого счетного импульса в измер емом интервале сигналом логического нул  регистр 10 по входу V установлен в режим сдвига, то со среза первого счетного импуль- са в регистре 10 начинаетс  сдвиг записанной информации и сигнал с выхода регистра 10 стробирует по первому входу счетные импульсы, обеспечива  формирова1ше счетных импуль- сов уточнени . Так, например, во второй регистр в крайний левьй разр д :(вход ,01) записана единица,, а в остальные разр ды - нули (фиг, 2и-м), При сдвиге вправо записанной информации сигнал логической единигда по витс  на первом входе элемента И-НЕ 11 (фиг. 2и) по срезу третьего счетного импульса от фронта измер емого импульса, что обеспечивает прохождение через элемент И-НЕ 11 на счетньш вход счетчика 12 одного (четвертого ) счетного импульса,

Это означает, что между фронтом входного измер емо1 о импульса и фронтом ближайшего счетного импульса имеетс  временной интервал в один цельй дискрет сГ . По срезу четвертого тактового импульса .на выходе регистра 10 вновь устанавливаетс  сигнал логического нул ,так как по информационному входу в него вводилс  нулевой код.

По око нчании сигнала измер емой длите1льности фронтом первого счетного импульса в блоке 3 синхронизации D-триггер 15 устанавливаетс  в ну- левое состо ние (фиг. 2) и сигналом

с пр мого выхода устанавливает по R-входу в нулевое состо ние В триг- гер 16 (фиГф 28), В результате запрещаетс  прохозадение счетных импульсов через элемент 2И-ИЛИ-НЕ 7 на счетный вход счетчика 8. При установке В триггера 15 в нулевое состо ние с его инверсного вьгхода на син- хровход В-триггера 17 поступает пе- репад О-«-1, который устанавливает Триггер в нулевое состо ние (фиг.22-)„ .

Одновременно установка В триггера S5 17 в нулевое .состо ние означает фор . мировани.е синхросигнала записи на - в ход С1(С2) регистра 9, в разр ды

35

45

50

0

5

0

5

0

.

5

5

5

0

которого записываетс  информаци  с выходов блока 5 задержки, котора  в :виде последовательного кода (фиг,2о) поступает на информационный вход второго регистра и обеспечивает формирование второй пачки уточн ющих импульсов (на фиг. 2 в крайний левый разр д регистра 9 записан ноль и еди- НИ1ДЫ в остальные разр ды) .

При этом по фронту первого счетного импульса по окончании измер емого интервала на выходе регистра 9 формируетс  сигнал логической единиjU s (фиг о 2о) J которьй существует до среза третьего счетного импульса,

с задержкой на четыре периода счетных импульсов в регистре 10 указан- ный сигнал по витс  на первом входе, элемента И-НЕ 11 и обеспечит формирование трех уточн ющих импульсов на счетном входе уточн ющего счетчика 12 (на фиг, 2 п и второй последовательности показан только последний третий импульс).

При емкости уточн ющего счетчика, например, четыре по перепаду 1-«-О третьего уточн ющего импульса второй последовательности (фиг, 2 п) на выходе переноса уточн ющего счетчика (выходе старшего разр да) формируетс  сигнал логической.единицы (фиг о 2р), который поступает на второй вход второй группы входов по И (элемента 2И-ИЛИ НЕ 7,

Поскольку на первом входе этой группы действует сигнал логической единицы, то сигнал йереноса проходит элемент 2И-1-ШИ-НЕ 7 и в виде перепада (фиг 2е) поступает на счетньй вход осно.вного счетчика 8, увеличива  его состо ние на единицу.

Через врем  пТ с момента среза, синхронизированного счетными импульсами , измер емого входного сигнала (или через (n+DTg с момента входного сигнала) процесс измерени  заканчиваетс . На основном счетчике 8 будет записана длительность входного импульса в периодах счетных импульсов Т на уточн ющем в уточн ющих дискретах ,,

Если пр.и уточнении начала сигнала измер емой длительности дробную часть л 1 уточн ющего дискрета t отбрасывали, то при уточнении конца сигнала дробную часть уточн юще- го дискрета добавлением h 2 округл ли до целой.

Таким образом, погрешность измерени  несовпадени  начала и конца измер емого интервала со счетными импульсами 8 й 2-й1.

Поскольку 0 u1iTH 06u2fe c , то погрешность S измерени  длительности импульса не превышает величины уточн ющего дискрета Г,

Использование отдельных параллельно-последовательных п-разр д- ных регистров сдвига дл  записи информации с выходов блока задержки соответственно по фронту первого счетного импульса в измер емом интервале и по его окончании позвол ет расширить диапазон измер емых длительностей Б сторону меньших значений дл  периода счетных импульсов.

Claims (2)

1. Формула изобретени  20

   15

   1, Цифровой измеритель длительности одиночных импульсов, содержа- пщй шину входного сигнала, шину об- нулени , генератор счетньЕх импульсов, элемент задержки, блок задержки с п отводами, блок синхронизации, элемент 2И-ИЛИ-НЕ, основной счетчик, первый регистр сдвига, элемент И-НЕ и уточн ющий счетчик, выходы основного счетчика  вл ютс  разр дными выходами кода грубого отсчета, а выходы младших разр дов уточн ющего счетчика  вл ютс  разр дными выходами кода точного отсчета, выход старшего разр да уточн ющего счетчика соединен с первьм входом элемента 2И-ИЛИ-НЕ5 второй вход которого под- к первому выходу блока синхронизации , второй выход которого соединен с третьим входом элемента 2И-ИЛИ-НЕ, выход которого соединен со счетным входом основного счетчика , а четвертый вход - с синхровходом

   сдвига первого регистра сдвига, с первым входом элемента И-НЕ, с выходом генератора счетных импульсов и с тактирующим входом блока синхронизации , информационньш вход которого соединен с шиной входного сигнала и с входом элемента задержки, выход которого соединен с входом блог- ка задержки с п отводами, выходы которого соединены с разр дными входами первого регистра сдвига, а выход элемента И-НЕ соединен со счетным входом уточн ющего счетчика, вход обнулени  которого соединен с входом

   обнулени  основного счетчика и с шиной обнулени  измерител , о т л и- чающийс  тем, что, с целью расширени  диапазона измер емых длительностей импульсов, в него введен второй регистр сдвига, разр дные входы которого соединены с соответствующими выходами блока задержки, информационный вход - с выходом первого регистра сдвига, синхровход сдвига - с выходом генератора счетных импульсов, выход - с вторым входом элемента И-НЕ, а синхровход записи параллельного кода - с входом выбора рею1ма этого же регистра и с третьим выходом блока синхронизации, четвертый выход которого соединен с синхровходом записи параллельного кода и с выходом выбора режима первого регистра сдвига, а вход уставов - ки исходного состо ни  блока синхронизации соединен с шиной обнулени  измерител , информационный вход первого регистра сдвига подключен к пш- не логического нул .
2. 2. Измеритель по п. 1, о т л и- чающийс  тем, что блок синхронизации содержит первый, второй, третий и четвертый D-триггеры, при- -чем информационный вход первого D-триггера соединен с информационным входом блока синхронизации, тактирующий вход которого соединен с синхро- входами первого и второго D-триг- геров, пр мой и инверсные выходы последнего  вл ютс  соответственно вторым и первым выходами блока синхронизации , информационный вход и вход обнулени  второго D-триггера соединены между собой и подключены к пр мому вьсходу первого триггера и к синхровходу третьего D-триггера, пр мой выход которого  вл етс  третьим выходом блока синхронизации, а вход установки в состо ние логической единицы соединен с входом установки исходного состо ни  блока синхронизации, с входом обнулени  первого D-триггера и с входом установки в сос.то ние логической единицы четвертого D-триггера, синхровход которого соединен с инверсным выходом первого D-триггера, информационный вход подключен к шине логического нул  и соединен с информационным нходом третьего D-триггёра, а выход  вл етс  четвертым выходом блока синхронизации .

   1

   f

   й2

   г

   у е

   СП

   свГ

   col

   О

   fOj

   т

   П

   ///

   1Г

   Редактор А. Лелнина

   Составитель Ю. Шишкин Техред А.Кравчук

   Заказ 4917/45 Тирач 398Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д, 4/5

   Производственно-полиграфическое предпри тие,г.Ужгород,ул.Проектна , 4

   Корректор м. Шароши