SU1244725A1 - Аналоговое запоминающее устройство - Google Patents
Аналоговое запоминающее устройство Download PDFInfo
- Publication number
- SU1244725A1 SU1244725A1 SU843803987A SU3803987A SU1244725A1 SU 1244725 A1 SU1244725 A1 SU 1244725A1 SU 843803987 A SU843803987 A SU 843803987A SU 3803987 A SU3803987 A SU 3803987A SU 1244725 A1 SU1244725 A1 SU 1244725A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- trigger
- comparator
- Prior art date
Links
Landscapes
- Feedback Control In General (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в автоматике и технике автоматизации, в особенности в системах адаптивного управлени процессами обработки на станках. Целью изобретени вл етс расширение функциональных возможностей устройства за счет обеспечени контрол уровн запоминаемого сигнала. Устройство содержит генератор импульсов, ключ, счетчик, цифроаналоговый преобразователь , блок сравнени , триггер. Цель изобретени достигаетс введением компаратора и делител напр жени , наличие которых позвол ет ограничить сверху запоминаемый сигнал и получить на контрольном выходе устройства сигнал о том, что входной (запоминаемый сигнал превышает ограниченное делителем напр з ени зна- (чениеи устройство не может его запом- нить. 1 ил. (Л to 4iik ГО
Description
Изобретение относитс к вычислительной технике и может быть использовано в автоматике и технике авто- матизации, в особенности в системах адаптивного управлени процессами обработки на станках,
Цель изобретени - дасширение функциональных возможностей устройства за счет обеспечени контрол уровн запоминаемого сигнала.
На чертеже показана структурна схема аналогового запоминающего устройства .
Устройство содержит генератор 1 импульсов, ключ 2, счетчик 3, цифро- аналоговый преобразователь 4, блок
5сравнени , триггер 6, компаратор
7и делитель 8 напр жени .
Блок 5 представл ет собой сумматор с отрицательной обратной св зью, на выходе которого устанавливаетс аналоговый сигнал, пропорциональный разности входных сигнало)в. Делитель
8напр жени в общем случае представл ет собой резисторный делитель, однако может быть использован и операционный усилитель с измен емьм коэффициентом усилени .
Устройство работает )щим образом .
При подале управл ющего сигнала счетчик 3 сбрасьшаетс в О, а триггер 6 открывает ключ 2. На выходах цифроаналогового преобразовател 4 и соответственно делител 8 устанавливаетс О. Выходной сигнал делител 8 сравниваетс в блоке 5 с входным (запоминаемым) сигналом и при их неравенстве компаратор 7 вьщает сигнал разрешающий триггеру 6 оставатьс в предыдущем состо нии, установленном управл ющим сигналом. Импульсы с генератора 1 через открытый триггером
6ключ 2 поступают на вход счетчика 3, При этом на выходе цифроаналогово Го преобразовател 4 увеличиваетс напр жение, которое через делитель
8 поступает на блок 5, В момент равенства сигнала, поступающего с выхода делител 8, и запоминаемого (входного) сигнала, на выходе блока 5 по вл етс О и срабатывает компаратор 7, на выходе которого по вл етс сигнал,устанавливающий триггер 6 в положение,закрывающее ключ 2. При этом счет прекращаетс ,а на выходе
делител 8 до следующего поступлени vпpaвл ющeй команды остаетс напр жение , равное входному сигналу в момент запоминани .
На выходе блока 5 ( и всего устройства ) будет разница текущего значеки входного запоминаемого сигнала, и сигнала, запоминаемого в момент поступлени управл ющей команды. Наличие делител 8 позвол ет сверху ограничивать запоминаемый сигнал.
Делением выходного сигнала цифро- аналогового преобразовател 4 в делителе 8 можно добитьс , чтобы счетчик 3 запс лнилс раньше того, как блок 5 через компаратор 7 и триггер 6 запретит счет. При этом из счетчика 3 сигнал переполнени поступает на ключ 2, которьш запрещает дальнейший сЧет. Одновременно на контрольном выходе по вл етс сигнал о том, что входной
(запоминаемый) сигнал превышает ограниченное делителем 8 значение и устройство не может его запомнить.
Claims (1)
- Формула изобретениАналоговое запоминающее устройство , содержащее генератор импульсов , счетчик, цифроаналоговый преобразователь , триггер, блок сравнени и ключ, первьШ вход которого соединен с вьпсодом генератора импульсов, второй вход подключен к выходу триггера , а выход- к счетному входу счетчика , выход которого соединен с входом цифроаналогового преобразовател , причем установочный вход триггера и один из входов блока сравнени вл ютс соответственно управл ющим нинформационным входами устройства, о т л и ч а ю щ е е с тем, что, сцелью расширени функциональных возможностей устройства за счет обеспечени контрол уровн запоминаемого сигнала , в него введены компаратор и делитель напр жени , вход которого подключей к выходу цифроаналогового преобразовател , а выход соединен с другим входом блока сравнени , выход которого соединен с входом компаратора , выход которого подключенк информационному входу триггера, причем выход переполнени счетчика подключен к третьему входу ключа, установочный вход счетчика соединен с управл ющим входом устройства, ин-формационньм и контрольным выходами которого вл ютс соответственно выход блока сравнени и выход переполнени счетчика./(OHfTJpO/tbffMUУлравл юи ий0X00входofio Uf afMoffOl/ffфop/ atfUOffffAf J ffMfoff
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843803987A SU1244725A1 (ru) | 1984-10-15 | 1984-10-15 | Аналоговое запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843803987A SU1244725A1 (ru) | 1984-10-15 | 1984-10-15 | Аналоговое запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1244725A1 true SU1244725A1 (ru) | 1986-07-15 |
Family
ID=21143563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843803987A SU1244725A1 (ru) | 1984-10-15 | 1984-10-15 | Аналоговое запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1244725A1 (ru) |
-
1984
- 1984-10-15 SU SU843803987A patent/SU1244725A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3316547A (en) | Integrating analog-to-digital converter | |
GB1255614A (en) | Learning machine | |
JPS6161122B2 (ru) | ||
GB997049A (en) | Method and apparatus for control | |
US3531800A (en) | Digital position measuring device | |
SU1244725A1 (ru) | Аналоговое запоминающее устройство | |
US4042868A (en) | Stepper motor control apparatus | |
JPS6030168U (ja) | エレベータ装置 | |
US3513468A (en) | Output logic for direct digital control system | |
GB1587067A (en) | Level control systems | |
SU845247A1 (ru) | Устройство дл управлени вентильнымпРЕОбРАзОВАТЕлЕМ | |
US3529383A (en) | Shot blasting on/off servo control system | |
SU1024879A1 (ru) | Цифровой регул тор | |
SU447680A1 (ru) | Импульсное устройство дл автоматического регулировани | |
SU366781A1 (ru) | Многоточечный пропорционально-интегральный | |
SU614429A1 (ru) | Многоканальный широтно-импульсный регул тор температуры | |
SU811470A1 (ru) | Электропривод посто нного тока | |
SU591769A1 (ru) | Устройство дл контрол скорости вращени | |
SU1354173A1 (ru) | Регул тор скорости изменени температуры | |
SU1372571A1 (ru) | Способ регулировани тока адаптивного электропривода | |
SU847268A1 (ru) | Многоканальный широтно-импульсныйРЕгул ТОР | |
SU714361A1 (ru) | Устройство дл контрол параметров | |
SU1278651A1 (ru) | Имитатор тормозного момента | |
SU1151929A1 (ru) | Устройство дл централизованного контрол параметров | |
SU1683167A1 (ru) | Планарный шаговый электропривод |