SU1241413A1 - Phase discriminator - Google Patents
Phase discriminator Download PDFInfo
- Publication number
- SU1241413A1 SU1241413A1 SU843703775A SU3703775A SU1241413A1 SU 1241413 A1 SU1241413 A1 SU 1241413A1 SU 843703775 A SU843703775 A SU 843703775A SU 3703775 A SU3703775 A SU 3703775A SU 1241413 A1 SU1241413 A1 SU 1241413A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- elements
- phase discriminator
- output
- Prior art date
Links
Landscapes
- Measuring Phase Differences (AREA)
Description
12414131241413
1авшихс в ЦИ 1 за период опорного согласовани входного и опорного сиг- напр жени , будет (не будет) равно налов. Цель достигаетс введением нулю. Знак напр жени и его величина ДД 5 и выполнением ЦИ 1 на реверсив- будут определ ть знак и величину рас- ном счетчике. 4 ил.The 1 in QI 1 for the period of the reference matching of the input and reference signal will (will not) be equal to the tree. The goal is achieved by introducing zero. The sign of the voltage and its value DD 5 and the performance of QI 1 on the reversible will determine the sign and value of the counter meter. 4 il.
II
Изобретение относитс к радиотехнике и может использоватьс в системах фазовой автоподстройки частоты дл слежени за фазой колебани .The invention relates to radio engineering and can be used in phase locked loop systems to monitor the oscillation phase.
. Цель изобретени - повьппение поме хоустойчивости.. The purpose of the invention is to develop resistance to resistance.
На фиг. 1 приведена структурна электрическа схема предложенного фазового дискриминатора; на фиг. 2,3 и 4 - эпюры напр жени в .различных точках схемы фазового дискриминатора при условии отсутстви дестабилизирующих факторов: при условии, когда входной сигнал искажен помехой, сдвигающей значащий момент в сторону отставани ; при условии, когда входной сигнал искажен помехой, сдвигающей значащий момент в сторону опережени соответ ственно.FIG. 1 shows the structural electrical circuit of the proposed phase discriminator; in fig. 2, 3 and 4 are voltage plots at various points of the phase discriminator circuit under the condition that there are no destabilizing factors: under the condition that the input signal is distorted by interference that shifts a significant moment in the direction of lagging; under the condition that the input signal is distorted by noise, shifting the significant moment in the direction of advance, respectively.
Фазовый дискриминатор содержит цифровой интегратор 1 , инвертор 2, первый и второй элементы И 3 и 4, двухпороговый детектор 5, состо щий из компаратора 6 верхнего уровн , компаратора 7 нижнего уровн и эле- мента ИЛИ 8, генератор 9 тактовой частоты.The phase discriminator contains a digital integrator 1, an inverter 2, the first and second elements of AND 3 and 4, a two-threshold detector 5 consisting of a top level comparator 6, a low level comparator 7 and the element OR 8, a clock frequency generator 9.
Фазовый дискриминатор работает следующим образом.Phase discriminator works as follows.
, - ,,
Входной сигнал фазового даскрими натора, представл ющий собой смесь полезного сигнала с шумом (фиг. За, 4а) или только полезный сигнал, (фиг. 2а), поступает на входы ком- параторов 6 и 7, пороги срабатьшани которых (и,, Uj) выбраны в соответствии с уровнем помех в канале св зи (фиг. 2а, За, 4а). Выходными сигналами компараторов 6 и 7 будут пр мо- угольные импульсы различной длительности , соответствующие частотному заполнению входного сигнала и выставленному порогу срабатывани компараторов 6 и 7. Так как входной сигналThe input signal of the phase distributer, which is a mixture of the useful signal with noise (Fig. 3a) or only the useful signal (Fig. 2a), is fed to the inputs of comparators 6 and 7, the thresholds of which they (and, Uj ) selected in accordance with the level of interference in the communication channel (Fig. 2a, 3a, 4a). The output signals of comparators 6 and 7 are straight angle pulses of various durations, corresponding to the frequency filling of the input signal and the set threshold of operation of the comparators 6 and 7. Since the input signal is
.подаетс на неинвертирующий вход компаратора 6 верхнего уровн и на инвертирующий вход компаратора 7 нижне- го уровн , то после компаратора 6 верхнего уровн под рность импульсов совпадает с пол рностью входного сигнала (фиг. 26, Зб, 46), а пдсле компаратора 7 нижнего уровн пол рность будет противоположной (фиг, 2&, Зв, 4в). Положительные импульсы с выходов компараторов 6 и 7 суммируютс элементом ИЛИ 8. В результате проделанной обработки входной сигнал из не- прерьшного преобразуетс в последовательность импульсов# характеризующуюс тем, что участки перехода через нулевой уровень, которые подвержены максимально воздействию помехи, в дальнейшей обработке не участвзпот (фиг, 2г, Зг, 4г), Полученна последовательность импульсов поступает на первые вхо,цы элементов И 3, 4. На второй вход элементов И 3 и 4 подает- с опорное Напр жение, частота которого в два раза больше частоты входного сигнала (фиг. 2 д,е; 3 д,е; 4 д,е)о Н а третьи входы элементов И 3 и 4 подаютс импульсы счета, частота которых :много больше, чем частота входного сигнала, которые определ ют точность работы фазового дискриминатора (фиг. 2ж, Зк, 4ж), На выходах элементов И 3 и 4 образуютс пачки импульсов, частота заполнени которых соответствует частоте импульсов счета, а длительность - относительному временному расположению импульсов опорного сигнала и импульсов , приход щ) х с выхода элемента ИЛИ (фиг. 2з,и; Зз,и; 4з,и), соответствующих входному сигналу. С выхода элемента И 3 пачки импульсов поступают на суммирующий вход цифрового интегратора 1, а с выхода элемента И 4 - на вычитающий вход цифровогоis fed to the non-inverting input of the upper level comparator 6 and to the inverting input of the low level comparator 7, then after the upper level comparator 6, the pulses of the pulses coincide with the polarity of the input signal (Fig. 26, 3b, 46), and the comparator 7 of the lower level Level polarity will be opposite (fig, 2 & Sv, 4c). The positive pulses from the outputs of the comparators 6 and 7 are summed by the element OR 8. As a result of the processing done, the input signal from the continuous signal is converted into a sequence of pulses # characterized by the fact that the zero crossing points that are subject to the maximum interference effect do not participate in the further processing ( fig. 2g, 3g, 4g). The resulting pulse sequence goes to the first inputs of the elements And 3, 4. The second input of the elements And 3 and 4 feeds from the reference Voltage, whose frequency is two times More than the frequency of the input signal (Fig. 2 d, e; 3 d, e; 4 d, e) o H and the third inputs of the elements 3 and 4 are given counting pulses, the frequency of which is: much more than the frequency of the input signal, which determine the accuracy of the phase discriminator (Fig. 2g, 3k, 4g); At the outputs of elements 3 and 4, a burst of pulses is formed, the filling frequency of which corresponds to the frequency of the counting pulses, and the duration — to the relative temporal arrangement of the reference signal pulses and pulses; output element OR (FIG. 2h, and; Зз, and; 4h, and) corresponding to the input signal. From the output of the element And 3 packs of pulses are fed to the summing input of the digital integrator 1, and from the output of the element I 4 - to the subtractive input of the digital
3131
интегратора 1, выполненного на реверсивном счетчике. Если входной и опорный сигналы синфазны, то длина пачки, а значит и количество импульсов счета в ней, поступающих на сум- мирующий вход, будут равны длине пачки и количеству импульсов счета в ней, поступающих на вычитающий вход цифрового интегратора 1 и значит количество импульсов, оставшихс в цифровом интеграторе 1 за период опорного напр жени , будет равно нулю (фиг. 2к) Количество импульсов счета (на фиг. 2и Зи, 4и) соответствует ординате пилообразного напр жени на фиг. 2к, Зк, 4к, Если фаза входного сигнала не соответствует Фазе опорного, то длительности пачек импульсов счета, поступающих на суммирующий и вычитающий вход цифрового интегратора 1, будут различны. Тогда количество импульсов, оставщихс в реверсивном счетчике (цифровом интеграторе 1) в результате описанного изменени за период опорного напр жени , не будет равно нулю. Знак напр жени и его величина будут определ ть знак и величину pacintegrator 1, performed on a reversible counter. If the input and reference signals are in-phase, then the length of the packet, and hence the number of counting pulses in it, arriving at the summing input, will be equal to the length of the stack and the number of counting pulses in it, arriving at the subtracting input of the digital integrator 1 remaining in the digital integrator 1 for the period of the reference voltage will be zero (fig. 2k). The number of count pulses (in fig. 2i, zi, 4i) corresponds to the ordinate of the sawtooth voltage in fig. 2k, 3k, 4k. If the phase of the input signal does not match the phase of the reference signal, then the duration of the bursts of counting pulses fed to the summing and subtracting inputs of the digital integrator 1 will be different. Then the number of pulses remaining in the reversible counter (digital integrator 1) as a result of the described change over the period of the reference voltage will not be zero. The sign of the voltage and its value will determine the sign and the value of pac
10ten
1414
j j
tsts
00
5five
134134
согласовани входного и опорного сигналов .matching input and reference signals.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843703775A SU1241413A1 (en) | 1984-02-23 | 1984-02-23 | Phase discriminator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843703775A SU1241413A1 (en) | 1984-02-23 | 1984-02-23 | Phase discriminator |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1241413A1 true SU1241413A1 (en) | 1986-06-30 |
Family
ID=21104691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843703775A SU1241413A1 (en) | 1984-02-23 | 1984-02-23 | Phase discriminator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1241413A1 (en) |
-
1984
- 1984-02-23 SU SU843703775A patent/SU1241413A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР Vf 849418, кл. Н 03 D 13/00, 20.06.77. Авторское свидетельство СССР №1029396, кл. Н 03 D 13/00, П.12.81. ( 54) ФАЗОВЫЙ ДИСКР№1ИНАТОР (;57) Изобретение относитс к радиотехнике и м.б. использовано в системах фазовой автоподстройки частоты дл слежени за фазой колебани . Повыша- етр помехоустойчивость. содержит цифровой интегратор (ЦИ) 1, инвертор 2, два элемента И 3 и 4, . двухпороговый детектор (ДД) 5, состо щий из компараторов 6 и 7 верхнего и нижнего уровней и элемента ИЛИ 8, генератор тактовой частоты 9. Входной сигнал, представл ющий собой смесь полезного сигнала с шумом или только полезный сигнал, в результате обработки ДЦ 5 из непрерывного преобразуетс в последовательность импульсов, поступающую на входы элементов И 3 и 4. С выходов элементов И 3 и 4 пачки импульсов поступают соответственно на суммирук ций и вычитакг- щий входы ЦИ 1, который выполнен на реверсивном счетчике. Если входной и опорный сигналы синфазны (не синфаз- ны, то количество импульсов * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4639680A (en) | Digital phase and frequency detector | |
US4242639A (en) | Digital phase lock circuit | |
US3361978A (en) | Split-phase code modulation synchonizer and translator | |
SU1241413A1 (en) | Phase discriminator | |
US4558284A (en) | Digital frequency-modulated demodulation | |
US3971897A (en) | Circuit arrangement for a selective signal receiver, particularly for use in telephone systems | |
SU918873A1 (en) | Digital frequency meter | |
RU2011292C1 (en) | Automatic frequency control unit | |
SU1275317A1 (en) | Method and apparatus for generating frequency marker | |
SU554625A1 (en) | Device for monitoring the state of the radio link | |
SU1478148A1 (en) | Digital meter of amplitude and phase time characteristics | |
SU1314435A1 (en) | Digital frequency multiplier | |
SU385231A1 (en) | DIGITAL MEASURING FREQUENCY FOLLOWING | |
SU873150A1 (en) | Phase frequency converter | |
SU1177919A1 (en) | Device for measuring aperture of eye diagram | |
SU604002A1 (en) | Pulse-frequency subtracting arrangement | |
SU1408384A1 (en) | Phase-to-code full-cycle converter | |
SU905980A1 (en) | Frequency multiplier | |
SU1045142A1 (en) | Sine voltage amplitude measuring device | |
SU1226633A1 (en) | Device for generating pulses in the middle of time interval | |
SU1287029A1 (en) | Device for measuring frequency parameters of electric signals | |
SU572719A1 (en) | Digital phasemeter | |
SU803111A1 (en) | Frequency-modulated signal quality detector | |
SU1059659A1 (en) | Digital frequency discriminator | |
JPS5530213A (en) | Signal converter |