SU1241255A1 - Device for selecting variants of distribution of places among performers - Google Patents

Device for selecting variants of distribution of places among performers Download PDF

Info

Publication number
SU1241255A1
SU1241255A1 SU843824194A SU3824194A SU1241255A1 SU 1241255 A1 SU1241255 A1 SU 1241255A1 SU 843824194 A SU843824194 A SU 843824194A SU 3824194 A SU3824194 A SU 3824194A SU 1241255 A1 SU1241255 A1 SU 1241255A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
group
outputs
input
connected respectively
Prior art date
Application number
SU843824194A
Other languages
Russian (ru)
Inventor
Олег Анатольевич Алексеев
Роман Эляич Гут
Владимир Викторович Егоров
Original Assignee
Предприятие П/Я А-7672
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7672 filed Critical Предприятие П/Я А-7672
Priority to SU843824194A priority Critical patent/SU1241255A1/en
Application granted granted Critical
Publication of SU1241255A1 publication Critical patent/SU1241255A1/en

Links

Abstract

Изобретение относитс  к вычислительной технике и может быть ис ,пользовано дл  прин ти  решени  о наилучшем назначении исполнител  на определенные работы. Целью изобретени   вл етс  повышение эффективности за счет обеспечени  оптимального назначени  дл  максимального числа исполнителей . Устройство содержит блок регистровой пам ти, распределитель импульсов, элементы И, ИЛИ, блок буферной пам ти и решающий блок, тактовый вход которого соединен с тактовым входом устройства, выходы подключены к входам блока регистровой пам ти и блока буферной пам ти, а управл ющие и информационные входы соединены с соответствующ1тми выходами блока регистровой пам ти, выход второго элемента И через первый элемент И и первый элемент ИЛИ соединен со входом распределител , два выхода которого через второй элемент ИЖ подключены к второму входу первого элемента И, выход которого соединен с входом счй- тьшани  блока регистровой пам ти, а два других выхода распределител  соединены .с входами решающего блока, входы второго элемента И соединены соответственно с тактовым входом и входом пуска устройства, блок- регистровой пам ти соединен.с блоком буферной пам ти Решающий блок выполнен с применением групп элементов И, ИЛИ, двух групп триггеров и двух групп элементов запрета, двух элементов ИЛИ и матригда.узлов коммутации, каждый из которых позвол ет осуществл ть задержку прохождени  входных импульсов на один такт. Блок регистровой пам ти и блок буферной пам ти выполнены на триггерах с элементами И, ИЛИ дл  записи и считывани  информации. 5 ил. с «е СЛ С L ND 4 N5 сл 01The invention relates to computing and can be used to make decisions about the best assignment of an artist for certain jobs. The aim of the invention is to increase efficiency by providing optimal assignment for the maximum number of performers. The device contains a register memory block, a pulse distributor, AND, OR elements, a buffer memory block and a decision block, the clock input of which is connected to the clock input of the device, the outputs are connected to the inputs of the register memory block and the buffer memory block, and information inputs are connected to the corresponding outputs of the register memory block, the output of the second element is AND through the first element AND and the first element OR is connected to the input of the distributor, two outputs of which are connected to the second through the second element IL at the input of the first element I, the output of which is connected to the input of the block of the register memory block, and the other two distributor outputs are connected to the inputs of the decision block, the inputs of the second element I are connected respectively to the clock input and the start input of the device block register memory connected with a block of buffer memory. The decision block is made using AND, OR, two groups of triggers and two groups of prohibition elements, two OR elements and switching matrices, each of which allows passing ku input pulses for one clock cycle. The register memory block and the buffer memory block are made on triggers with AND, OR elements for recording and reading information. 5 il. with "e SL C L ND 4 N5 CL 01

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  выработки решени  о наилучшем назначении исполнител  на работе в различных област х де тельности человека (общества).The invention relates to computing and can be used to make a decision about the best appointment of an executive at work in various fields of human activity (society).

Цель изобретени  - повьппение эффективности устройства путем опти- мального назначени  дл  максимально То числа исполнителей. The purpose of the invention is to increase the efficiency of the device by optimally assigning for as many as possible the number of performers.

На фиг. 1 представлена схема устройства; на фиг. 2 - схема блока регистровой пам ти; на фиг. 3 - схема узла коммутации; на фиг. 4 - схема решающего блока; на фиг, 5 - схема блока буферной пам ти.FIG. 1 shows a diagram of the device; in fig. 2 is a block memory register diagram; in fig. 3 - switching unit diagram; in fig. 4 is a diagram of a decision block; Fig. 5 is a block buffer circuit diagram.

Устройство содержит распределите 1 импульсов, элемент И 2, элементы ИЛИ 4 и 3, элемент И 5, блок 6 регистровой пам ти, решающий блок 7, блок 8 буферной пам ти, выходы 9 и 10 распределител  импульсов, тактовый вход 11 устройства, выходы 12 и 13 распределител  импульсов, вход 4 пуска устройства, триггеры 15, группы 16 элементов ИЛИ, группы J7- 19 элементов И, группы 20 и 21 элементов ИЛИ, элемент ИЛИ 22, св зи 23-30 входрв и выходов устройства, триггер 31 , элементы И 32 и 33, элемент ИЛИ 34, матрица 35 узлов коммутации , группы 36 и 37 элементов И, элемент ЗАПРЕТ 38, элемент И 39, группы 40 триггеров, группы 41 элементов И, элемент ИЛИ 42, группы 43 триггеров, группы 44 элементов ЗАПРЕТ , группы 45 и 46 элементов И, элемент ШШ 47, св зи 48-50 входов и выходов устройства, триггеры 51, группы 52 и 53 элементов ИЛИ и элементы И 54.The device contains allocate 1 pulses, AND 2 element, OR elements 4 and 3, AND 5 element, register memory block 6, decision unit 7, buffer memory block 8, pulse distributor outputs 9 and 10, device clock input 11, outputs 12 and 13 pulse distributors, device start-up input 4, triggers 15, groups of 16 elements OR, groups J7-19 of elements AND, groups 20 and 21 of elements OR, element OR 22, connections 23-30 for input and output devices, trigger 31, elements And 32 and 33, the element OR 34, the matrix 35 switching nodes, groups 36 and 37 elements AND, the element BAN 38, the element AND 39, g triggers 40 triggers, groups of 41 elements AND, element OR 42, groups of 43 triggers, groups of 44 elements BANTS, groups 45 and 46 elements of AND, element ШШ 47, connections 48-50 inputs and outputs of the device, triggers 51, groups 52 and 53 OR elements and AND elements 54.

Принцип работы устройства основа на следующем.The principle of operation of the device is based on the following.

Первоначально выбираетс  то из мест, которое удовлетвор ет наименьшее число исполнителей. Далее сопоставл ютс  все исполнители, дл  которых пригодно вьщеленное место. Среди этих исполнителей выдел етс  тот, который имеет наименьшее число удовлетвор ющих его мест. Введенный таким образом исполнитель назначаетс  на выбранное место. Место оказываетс  зан тым, исполнитель считаетс  получившим это место. Поэтому и место и исполнитель исключаютс  из дальнейшего рассмотрени . Таким образом число еще не зан тых местInitially, one of the places that satisfies the smallest number of performers is selected. All the performers for whom the space is suitable are compared. Among these performers stands out the one that has the smallest number of satisfying places. The performer entered in this way is assigned to the selected location. The place is occupied, the performer is considered to have received this place. Therefore, the place and performer are excluded from further consideration. Thus the number of places not yet occupied

5five

00

5five

,и число исполнителей еще не получивших место уменьшилось на единицу. Далее процедура повтор етс  до тех пор, пока или все исполнители получают удовлетвор ющие их места, или таких мест на всех не хватает., and the number of performers who have not yet received a place has decreased by one. Further, the procedure is repeated until either all the performers get places satisfying them, or there are not enough such places at all.

Устройство работает следующим образом ,The device works as follows

Каж,цый регистр блока 6 (число регистров равно числу исполнителей М) содержит триггеры 15, число которых равно количеству мест N, на кото- pbfe может быть назначен исполнитель. Изложение .работы устройства ведетс  дл  случа  , т.е. когда имеетс  три исполнител  и три места. Соответственно этому устройство содержит три регистра и по три триггера в ре- гистре. Доход h ( , М, , N) , получаемый т-м исполнителем при его назначении на п-е место по условию принимает значение Ьл, (-Удовлетворительно ) или значение (Неудовлетворительно ) .Each register of block 6 (the number of registers is equal to the number of executors M) contains triggers 15, the number of which is equal to the number of places N to which the executor can be assigned to pbfe. The presentation of the device is carried out for the case, i.e. when there are three performers and three places. Accordingly, the device contains three registers and three triggers in the register. Income h (, М,, N), received by the th performer at his appointment to the fifth place, according to the condition, takes the value L, (- Satisfactory) or the value (Unsatisfactory).

Перед началом работы устройства в триггеры блока 6 записываютс  значени  чисел h.Before the device starts operation, the values of the numbers h are recorded in the triggers of block 6.

В каждый триггерIn every trigger

00

5five

00

5five

5five

00

первого регистра записываетс  число hyjj (доход при назначении первого исполнител  на j-e место), в каждый тригг€1р второго регистра записываетс  число hg- (доход при назначении второго исполнител  на j-e место), . в каждый триггер третьего регистра записываетс  число (доход при назначении третьего исполнител  j-e место).The first register records the number of hyjj (income when assigning the first performer to the j-th place), the number hg- (the income when assigning the second performer to the j-e place) is written to each trigger of € 1p. In each trigger of the third register, a number is written (income at the appointment of the third performer j-e place).

Б исходном состо нии все триггеры 40 и триггеры 43 блока 7, а также триггеры 51 блока 8 имеют нулевое состо ние (обнул ютс  перед началом работы устройства), распределитель 1 устройства находитс  в исходном состо нии. при котором единичный сигнал снимаетс  с его выхода 13.In the initial state, all the triggers 40 and the triggers 43 of the block 7, as well as the triggers 51 of the block 8 have a zero state (they are zeroed before the device starts operating), the distributor 1 of the device is in the initial state. wherein a single signal is removed from its output 13.

Работа устройства начинаетс  с подачи единичного сигнала на вход 14 устройства.The operation of the device begins with the filing of a single signal at the input 14 of the device.

Если все числа h; (,...,М; - j l,.,,.,N) равны нулю, то при любом назначении исполнителей на места суммарный доход равен нулю. В этом случае с выходов всех элементов ИЛИ 21 и, следовательно, с выхода элемента ИЛИ 22 блока 6 снимаетс  нулевой сигнал, который через выход 29 блока 6 поступает на вход элемента И 2 устройства и запрещаетIf all numbers are h; (, ..., M; - j l,. ,,., N) are equal to zero, then for any appointment of the executors for the places, the total income is zero. In this case, from the outputs of all elements OR 21 and, therefore, from the output of the element OR 22 of block 6, a zero signal is taken, which through the output 29 of block 6 enters the input of the element AND 2 of the device and prohibits

. .

поступление импульсов с тактового входа 11 на остальные узлы устройства . Нулевой сигнал на выходе 29 блока 6 свидетельствует о том, что этом случае работа устройства за- кончена. При этом все триггеры блокthe arrival of pulses from clock input 11 to the remaining nodes of the device. A zero signal at output 29 of block 6 indicates that in this case the operation of the device has ended. In this case, all block triggers

8остаютс  в нулевом состо нии, что свидетельствует о том, что йи один исполнитель не может получить место8 remain in the zero state, which indicates that one performer cannot get a place

с удовлетворительньм (единичным) доходом.with a satisfactory (single) income.

Если хот  бы одно число h;: не равно нулю, на выходе 29 блока 6 воникает единичный сигнал. При подаче на вход 14 устройства единичного сигнала тактовые импульсы с входа 11 начнут проходить через элемент И 2 устройства.If at least one number h;: is not zero, a single signal will appear at the output 29 of block 6. When applying to the device 14 a single signal, the clock pulses from the input 11 will begin to pass through the element 2 of the device.

Поскольку в исходном состо нии устройства единичный сигнал снима- етс  с выхода 13 распределител  1, ои поступает через элемент ИЛИ 4 устройства на вход элемента И 5. Поэтому первый тактовый импульс через элемент И 22 поступает на вход 23 блока 6. Единичный сигнал с входа 23 блока 6 поступает на входы всех элементов И 7 и 18. С выходов этих элементов сигналы поступают на блок 7. Это приводит к тому, что на входах узлов 35 блока 7 . (инверсный и пр мой входы триггеров 31 этих узлов по вл ютс  напр жени  совпадающие с напр жени ми инверсного и пр мого выходов соответ- ствующих им триггеров 15 (т.е. имеющих те же индексы i, j) блока 6. Единичный сигнал с тактового входа 11 устройства поступает на тактовые входы всех узлов 35 (тактовые входы триггеров 31). Это приводит к записи содержимого триггеров 15 блока 6 в триггеры 31 соответствующих им узлов 35 блока 7.Since in the initial state of the device, a single signal is removed from the output 13 of the distributor 1, Oi enters through the element OR 4 of the device to the input of the element AND 5. Therefore, the first clock pulse through the element And 22 enters the input 23 of unit 6. The single signal from input 23 block 6 is fed to the inputs of all elements And 7 and 18. From the outputs of these elements, the signals arrive at block 7. This leads to the fact that the inputs of the nodes 35 of block 7. (the inverse and direct inputs of the triggers 31 of these nodes appear to be voltages coinciding with the voltages of the inverse and direct outputs of the corresponding triggers 15 (i.e., having the same indices i, j) of unit 6. A single signal with The clock input device 11 arrives at the clock inputs of all nodes 35 (clock inputs of the flip-flops 31) .This results in writing the contents of the flip-flops 15 of block 6 to the flip-flops 31 of their corresponding nodes 35 of block 7.

Единичный сигнал с выхода элемен- та И 5 устройства поступает также через элемент ИЛИ 3 на вход распределител  1 и переводит его в следующее состо ние, так что к моменту прихода второго тактового импульса еди- ничный сигнал уже снимаетс  с выходаA single signal from the output of the element AND 5 of the device also enters through the element OR 3 at the input of the distributor 1 and transfers it to the next state, so that by the time of arrival of the second clock pulse the single signal is already removed from the output

9распределител  1. Если дл  некоторого места хот  бы один из триггеров блока 6 имеет единичное состо ние,9 of the distributor 1. If for some place at least one of the triggers of block 6 has a single state,

то единичный сигнал через элен|ент ИЛИ 21 и выход 27 блока 6 поступает на вход соответствующего элемента И 36 блока 7.then a single signal through eleven | OR 21 and output 27 of block 6 is fed to the input of the corresponding element AND 36 of block 7.

25542554

Так как единичное напр жение снимаетс  теперь с выхода 9 распределител  1 , очередные тактовые импульсы с входа 11 устройства начинаю проходить через элемент И 36 блока 7 на управл ющий вход узла 35. В противном случае элемент И 36 закрыт и тактовые импульсы на управл ющий вход узла 35 не поступают. Если в триггер 31 узла 35 записана единица , то с его нулевого выхода снимаетс  нулевой сигнал, запрещающий прохождение тактового импульса через элемент И 33 на выход узла 35. В этом случае тактовый импульс поступает через элемент ИЛИ 34 на нулевой вход триггера 3 и переводит его своим задним фронтом в нулевое состо ние , что разрешает прохождение следущего тактового импульса через элемен И 33. Since the unit voltage is now removed from the output 9 of the distributor 1, the next clock pulses from the device input 11 begin to pass through the AND 36 element of the block 7 to the control input of the node 35. Otherwise, the And 36 element is closed and the clock pulses to the control input of the node 35 do not come. If one unit is written to the trigger 31 of node 35, then a zero signal is taken from its zero output, which prohibits the passage of a clock pulse through AND 33 to the output of node 35. In this case, the clock pulse goes through the OR element 34 to the zero input of trigger 3 and translates it into its back to the zero state, which allows the passage of the next clock pulse through the element 33.

Таким образом, если триггер 31 имеет единичное состо ние, то узел 35 осуществл ет функцию задержки прохождени  импульса на один такт. Дл  фиксированного j-ro места совокупность узлов 35 осуществл ет задержку прохождени  тактовых импульсов с выхода элемента И 36 на стольк тактов, сколько единиц записано в триггерах 31 узлов 35. Если суммарное количество единиц записанных в триггерах 31 узлов 35„ , 352, , , отлично от нул  и меньще или авно количеству единиц,записанных в триг.герах 31 узлов 35,, , 35 35, а также меньще или равно количеству единиц в триггерах 31 узлов , 35j5, 35-, то тактовый импульс, прошедший по пути: вход модул  35( - выход модул  элемент 42 ИЛИ - выход 49 блока 7 - элемент ИЛИ 3 устройства ,- поступает на распределитель 1 и переводит его в следующее состо ние 12. Одновременно тактовый импульс , пройд  на единичный вход триггера 40 в блоке 7, вызывает единичньд сигнал на его выходе.Thus, if the trigger 31 has a single state, then the node 35 performs the function of delaying the pulse for one clock cycle. For a fixed j-ro point, the set of nodes 35 delays the passage of clock pulses from the output of the AND 36 element to as many cycles as many units are recorded in the triggers of 31 nodes 35. If the total number of units recorded in the triggers 31 nodes is 35, 352,, from zero and less or avno to the number of units recorded in the trigger 31 nodes 35, 35, 35 35, and less than or equal to the number of units in the triggers 31 nodes, 35j5, 35-, then the clock pulse passed along the path: input module 35 (- module output element 42 OR - output 49 of block 7 - element OR 3 device -keeping, - enters the distributor 1 and transfers it to the next state 12. Simultaneously, a clock pulse after passing on the trigger input unit 40 in the block 7 causes edinichnd signal at its output.

Совпадение единичных сигналов на входах элемента И 41 (поскольку в рассматриваемом случае на первом входе 27 блока 7 присутствует единичный сигнал) вызьгоает единичный сигнал на первом выходе 26.The coincidence of single signals at the inputs of the element And 41 (since in this case, at the first input 27 of block 7 there is a single signal), a single signal is output at the first output 26.

Одновременно тактовый импульс на выходе узла 35 закрывает соответствующий элемент ЗАПРЕТ, что запрещает прохождение тактового импульсаAt the same time, a clock pulse at the output of node 35 closes the corresponding BAN element, which prohibits the passage of a clock pulse.

с выхода элемента ИЛИ 42 через элементы ЗАПРЕТ 38 и элементы И 39 на единичные входы остальных триггеров 40 в случае, если в триггерах 31 уз- лов , ЗЗгг , 35,25 либо узлов 35,, , ЗЗ, , записано такое количество единиц, как в триггерах 31 узлов 35 fl , 352, , Jt from the output of the element OR 42 through the elements BANTS 38 and elements AND 39 on the single inputs of the remaining triggers 40 in the event that the triggers contain 31 nodes, ЗЗгг, 35,25, or nodes 35 ,, ЗЗ,, recorded as many as in triggers 31 nodes 35 fl, 352,, Jt

Если количество единиц в триггера 31 узлов 35,2 , , 35,2 отлично от нул  и меньше, чем количество единиц в триггерах 31 узлов 35, , ЗЗ) , 33 а также меньше или равно количеству единиц в триггерах 31 узлов 33 , 352, 35,, то тактовый импульс быстрее приходит по пути: вход узла 35/12 вход узла . и поступает на вход элемента И 39. Поскольку на выходе узла 35 , тактовый импульс отсутству ет, то первый элемент ЗАПРЕТ 38 открыт . Поэтому тактовый импульс с выхода узла проходит через элемент ИЛИ 42 и элемент ЗАПРЕТ и поступает на вход элемента И 39. Совпадение единичных сигналов на его входах приводит к записи единицы во второй триггер 40, а на втором выходе 26 по вл етс  единичный сигнал. Тактовый импульс с выхода узла через элемент РШИ 42, выход 49 блока 7 поступает через элемент ИЛИ 3 на вход распределител  1 и переводит его в следуютцее состо ние 12.If the number of units in the trigger 31 nodes 35.2,, 35.2 is different from zero and less than the number of units in the trigger 31 nodes 35, ..., 33) and 33 less than or equal to the number of units in the trigger 31 nodes 33, 352, 35 ,, then the clock pulse comes faster along the way: node input 35/12 node input. and arrives at the input of the element And 39. Since the output of the node 35, the clock pulse is absent, the first element BAN 38 is open. Therefore, a clock pulse from the output of the node passes through the OR element 42 and the BANGE element and enters the input of the element AND 39. The coincidence of single signals at its inputs leads to the unit being written to the second trigger 40, and a single signal appears at the second output 26. A clock pulse from the output of the node through the element RSHI 42, the output 49 of block 7 enters through the element OR 3 to the input of the distributor 1 and transfers it to the next state 12.

Если число единиц в триггерах 31 узлов 35, 332J , 33 j равно числу единиц в триггерах 31 узлов 35, 352, 33 2; О тактовый импульс на единичньш вход триггера 40 не про- хрдит; так как элемент И 39 закрыт, поскольку закрыт второй элемент ЗАПРЕТ 38 ,т .е . единичный сигнал по вл етс  только на втором выходе 26 блока 1 . Аналогично, если минимальным (но отличным от нул ) оказываетс  число единиц в триггерах 31 узлов 33, , 35, , 35 а, единичный сигнал по вл етс  только на третьем выходе 26 блока 7. .If the number of units in the triggers 31 nodes 35, 332J, 33 j is equal to the number of units in the triggers 31 nodes 35, 352, 33 2; A clock pulse per unit trigger input 40 does not prohrdit; since the element And 39 is closed, because the second element is banned. The prohibition 38, i.e. a single signal appears only at the second output 26 of block 1. Similarly, if the minimum (but different from zero) is the number of units in the triggers of 31 nodes 33,, 35,, 35 a, a single signal appears only on the third output 26 of block 7..

Предположим, что единичный сиг- нал возникает на первом, вь гходе 26 блока 7, т.е. некоторый исполнитель назначен на первое место.Suppose that a single signal occurs on the first step of block 26 of block 7, i.e. some performer is assigned to the first place.

Определение номера этого исполнител  происходит следующим образом. Determining the number of this artist is as follows.

Так как единичный сигнал, снимаемый теперь с выхода 12 распределител  1 , через элемент ИЛИ 4 устройстваSince the single signal, now removed from the output 12 of the distributor 1, through the element OR 4 devices

поступает на вход элемента И 5, очередной тактовьм имгГульс с входа I 1 устройства через элементы И 2 и 5 поступает на вход блока 6 и через элемент ИЛИ 3 ка вход распределител  15 так что по окончании тактового импульса распределитель переходит в следующее состо ние. Единичный сигнал на входе 23 блока 6 приводит к записи содержимого триггеров 15 блока 6 в триггеры 3 соответствующих узлов 35. Единичный сигнал с первого выхода 26 блока 7 поступает на входы элементов И 19 блока 6. Если в соответствующий триггер 15 записана единица (hj,l), то совпадение единичных сигналов на входах соответствующего элемента И 19 вызывает единичньш сигнал на входе элемента ИЛИ 20 и выходе 28 блока 6. Это приводит к тому, что тактовые импульсы с входа 11 устройства начинают проходить через элемент И 37 блока 7, т.е. i-й исполнитель исключаетс  из рассмотрени  при назначении исполнителей на первое место. Логика работы блока 7 при подаче единичного сигнала на его вход с выхода 10 распределител  1 идентична логике р аботы при подаче единичного сигнала на его вход с выхода 9 распределител  1.enters the input element And 5, the regular clock imgGuls from the input I 1 of the device through the elements 2 and 5 enters the input of block 6 and through the element OR 3 to the input of the distributor 15 so that at the end of the clock pulse the distributor goes to the next state. A single signal at input 23 of block 6 leads to recording the contents of triggers 15 of block 6 into the triggers of 3 corresponding nodes 35. A single signal from the first output 26 of block 7 goes to the inputs of elements And 19 of block 6. If the corresponding trigger 15 contains one (hj, l ), the coincidence of single signals at the inputs of the corresponding element AND 19 causes a single signal at the input of the element OR 20 and the output 28 of block 6. This leads to the fact that the clock pulses from the input 11 of the device begin to pass through the element 37 of block 7, i.e. . The i-th performer is excluded from consideration when assigning performers to the first place. The logic of operation of block 7 when applying a single signal to its input from output 10 of the distributor 1 is identical to the logic of operation when applying a single signal to its input from output 9 of the distributor 1.

При этом роль элементов 36-42 выполн ют элементы 37, 44, 45 43, 46 и 47 соответственно.In this case, the role of elements 36-42 is performed by elements 37, 44, 45 43, 46 and 47, respectively.

Таким образом, через некоторое количество тактов на выходе элемента ШШ 47 блока 7 по вл етс  тактовый импульс, который через выход 50 блока 7, соединенный с входом элемента 3 ИЛИ устройства, и элемент 3 ИПР устройства поступает на вход распределител  1 и переводит его в. следующее состо ние 13, а на одном из выходов 48 по витс  единичный сигнсШ, Пусть дл  определенности eдин rчньш сигнал возникает на первом выходе 48 блока 7. Тогда совпа- дение единичных сигналов на выходах соответствующ€;го элемента И 54 блока 8 вызьшает единштый сигнал на его выходе, что приводит к записи единицы в триггер 51, т.е. первый, исполнитель назначен на первое место. Единичный сигнал с выхода этого триггера 31 через элемент ИЛИ 32 поступает на выход 24 блока 8 и через элемент ИЛИ 53 на выход 25 блока 8. Единичный сигнал через вход 24 блока 6 и элементы ИЛИ 16 поступает на входы триггеров 5 первой группы и обнул ет их содержимое. Нулевые сигналы на входах первого элемента ИЛИ 20 вызывают нулевой сигнал на первом выходе 28 блока 6, который закрывает первый элемент И 37 блока 7, т.е. первый исполнитель исключен из дальнейшего рассмотрени . Кроме того,нулевой сигнал на первом входе 28 блока 7 вызывает нулевой сигнал на выходе первого элемента И 46 и на первом выходе 48 блока 7, что исключает возможность записи единицы в триггеры 51.Thus, after a certain number of clocks, a clock pulse appears at the output of the WL 47 element of the block 7, which through the output 50 of the block 7 connected to the input of the element 3 of the OR device, and the element 3 of the device IPR enters the input of the distributor 1 and translates it into. the next state is 13, and at one of the outputs 48 there is a single signaling signal. Suppose, for definiteness, a single signal occurs at the first output 48 of block 7. Then a coincidence of single signals at the outputs of the corresponding element And 54 of block 8 is outputted by a single signal at its output, which results in the unit being written to the trigger 51, i.e. first, the performer is assigned to the first place. A single signal from the output of this trigger 31 through the element OR 32 is fed to the output 24 of block 8 and through the element OR 53 to the output 25 of block 8. The single signal through the input 24 of block 6 and the elements of OR 16 goes to the inputs of the first group of triggers and zeroes them content. Zero signals at the inputs of the first element OR 20 cause a zero signal at the first output 28 of block 6, which closes the first element AND 37 of block 7, i.e. the first performer is excluded from further consideration. In addition, the zero signal at the first input 28 of block 7 causes a zero signal at the output of the first element I 46 and at the first output 48 of block 7, which excludes the possibility of writing a unit to the triggers 51.

Аналогично единичный сигнал на входе 25 блока 6 обнул ет содержимое триггеров 15, а на первом входе 27 блока 7 по вл етс  нулевой сигнал, который закрывает элемент И 36 блока 7, т.е. первое место исключаетс  из дальнейшего рассмотрени .Similarly, a single signal at input 25 of block 6 zeros the contents of flip-flops 15, and at the first input 27 of block 7 a zero signal appears which closes the element And 36 of block 7, i.e. first place is excluded from further consideration.

Нулевой сигнал на первом входе 27 блока 7 вызывает нулевой сигнал на выходе первого элемента И 41 и первом выходе 26 блока 7, что исключает возможность записи единиць в триггеры 51 в дальнейшем.The zero signal at the first input 27 of block 7 causes a zero signal at the output of the first element And 41 and the first output 26 of block 7, which excludes the possibility of writing units to the triggers 51 in the future.

Если теперь все триггеры 15 наход тс  в нулевом состо нии, то нулевые с игналы на выходах элементов ИЛИ 21 блока 6 вызывают нулевой сигнал на выходе 29 блока 6, который поступает на. элемент И 2 устройства, так что очередной тактовый импульс не проходит через элемент И 2 и распределитель 1 остаетс  в положении 13, как и устройство в исходном состо нии . Нулевой сигнал на выходе 29 блока 6 свидетельствует об окончании работы устройства, так как ни один- из оставшихс  исполнителей не может быть назначен на место с единичным доходом. Если хот  бы один из триггеров 15 блока 6 имеет единичное состо ние, то на выходе 29 блока 6 присутствует единичный сигнал и устройство повтор ет процедуру-чназначени  .If now all the triggers 15 are in the zero state, then zero signals from the outputs of the elements OR 21 of block 6 cause a zero signal at the output 29 of block 6, which goes to. element 2 of the device, so that the next clock pulse does not pass through element 2 and the distributor 1 remains in position 13, just as the device is in the initial state. A zero signal at output 29 of block 6 indicates that the device has finished working, since none of the remaining performers can be assigned to a place with a single income. If at least one of the triggers 15 of block 6 has a single state, then the output 29 of block 6 contains a single signal and the device repeats the assignment procedure.

Принцип распределени  мест между исполнител ми в устройстве заключаетс  в последовательном выборе мес- та, на которое претендует минималь- ное количество исполнителей и назначении на него исполнител  (из числа претендующих) , имеющего миним.чль- ,ное количество мест с единичным доходом. Такой пор док назначени  в максимальной степени сохра1Г ет дл  оставшихс  исполнителей возможность получить места с единичным доходом в дальнейшем.The principle of the distribution of seats among the executors in the device consists in the sequential selection of the place claimed by the minimum number of performers and the appointment of an executor (from among the candidates) with a minimum number of places with a single income. Such an order of appointment, to the maximum extent, preserves for the remaining executors the opportunity to receive places with a single income in the future.

Claims (1)

Формула изобретени Invention Formula Устройство дл  выбора вариантов распределени  мест между исполнител ми , содержащее блок регистровой п 1м ти, распределитель импульсов, элементы И и ИЛИ, отличающеес , тем, что, с целью повышени  эффективности за счет обеспечени  оптимального назначени  дл  максимального числа исполнителей, в него введены блок буферной пам ти и решающий блок, включающий матрицу узлов коммутации, группы элементов И, ИЛИ, ЗАПРЕТ, группы триггеров и элементы ИЛИ, причем стробирующие входы узлов коммутации соединены с тактовым входом устройства, первый и второй информационные входы каждог узла коммутации соединены с первой и второй группами информационных выходов блока растровой пам ти, первый управл ющий вход каждого узла коммутации последующего столбца каждой строки матрицы соединен с первым выходом соответствующего узла коммутации предыдущего столбца соответствующей строки матрицы, а второй управл ющий вход каждого последующего узла коммутации каждого столбца мат- .рицы подключен к второму выходу пре- дьщущего узла коммутации того же столбца матрицы, первые управл ющие входы узлов коммут.ации первого столбца матрицы соединены соответственно с выходами элементов И первой группы первые и вторые входы которых подключены соответственно к первому, выходу распределител  имцульсов и к тактовому входу устройства, третьи входы элементов И первой группы соединены соответственно с выходами признаков номеров зан тых разр дов блока регистровой пам ти, вторые управл ющие входы узлов коммутации первой строки соединены соответственно с выходами элементов И второй группы , первые и вторые входы которых подключены соответственно к второму выходу распределител  импульсов иA device for selecting options for allocating places between executors, containing a register block of 1 mt, pulse distributor, AND and OR elements, characterized in that, in order to increase efficiency by providing an optimal assignment for the maximum number of performers, a buffer block is entered into it memory and a deciding unit that includes a matrix of switching nodes, groups of AND, OR, BANKS, trigger groups and OR elements, the gate inputs of the switching nodes being connected to the device clock input, the first and second The information inputs of each switching node are connected to the first and second groups of information outputs of the raster memory block, the first control input of each switching node of the next column of each row of the matrix is connected to the first output of the corresponding switching node of the previous column of the corresponding row of matrix, and the second control input of each the subsequent switching node of each column of the matrix is connected to the second output of the previous switching node of the same matrix column, the first control inputs of the nodes The switching points of the first column of the matrix are connected respectively to the outputs of the elements of the first group, the first and second inputs of which are connected respectively to the first, the output of the distributor of pulses and the clock input of the device, the third inputs of the elements of the first group are connected respectively to the outputs of the signs of the numbers of the occupied bits register memory block, the second control inputs of the switching nodes of the first row are connected respectively to the outputs of the elements of the second group, the first and second inputs of which are connected respectively etstvenno to the second output of the pulse distributor and к тактовому входу устройства, третьи входы элементов И второй группы соединены соответственно с выходами признаков номеров зан тых  чеек блока регистровой пам ти, первые выходы узлов коммутаций последнего столбца, кроме узла коммутации последней строки, подключены соответственно к управл ющим входам элементов ЗАПРЕТ первой группы, первые выходы узлов коммутации последнего столбца матрицы соединены соответственно с входами первого элемента ИЛИ решающего блока, выход которого соединен с первым входом первого элемента ИЛИ устройства и информационным входом первого элемента ЗАПРЕТ первой группы , выход каждого предыдущего элемента ЗАПРЕТ первЬй группы соединен с информационным входом каждого последующего элемента ЗАПРЕТ первой грур- пы, выходы элементов ЗАПРЕТ первой группы соединены соответственно с первыми входами элементов И третьей группы, первый выход узла коммутации первой строки последнего столбца матрицы соединен с единичным входом первого триггера первой группы, единичные входы триггеров первой группы , начина  с второго, подключены соответственно к выходам элементов И третьей группы, вторые входы которых соединены соответственно с первыми выходами узлов коммутации последнего столбца матрицы, начина  с второй строки, единичные выходы триггеров первой группы соединены соответственно с первыми входами элементов И четвертой группы, вторые входы которых соединены соответственно с выходами признаков номеров зан тых разр дов блока регистровой пам ти, выходы элементов И четвертой группы соединены с первым входом считывани  блока регистровой пам ти, вторые выходы узлов коммутации последней строки матрицы, кроме узла коммутации первого столбца последней строки соединены соответственно с управл ющими входами элементов ЗАПРЕТ второй группы, начина  с первого элемента , вторые выходы узлов коммутации последней строки матрицы -соединены соответственно с входами вто0The third inputs of the second group of elements of the second group are connected respectively to the outputs of the signs of occupied numbers of the register memory block; the first outputs of the switching nodes of the last column, except the switching node of the last row, are connected respectively to the control inputs of the BANNER elements of the first group, the first the outputs of the switching nodes of the last column of the matrix are connected respectively to the inputs of the first element OR of the decision block, the output of which is connected to the first input of the first element OR device a and the information input of the first element BANNER of the first group, the output of each previous element BANNER of the first group is connected to the information input of each subsequent element BANNER of the first group, the outputs of the BAN elements of the first group are connected respectively to the first inputs of the AND elements of the third group, the first output of the switching node the first the rows of the last column of the matrix are connected to the single input of the first trigger of the first group, the single inputs of the triggers of the first group, starting with the second, are connected respectively the outputs of the elements of the third group, the second inputs of which are connected respectively to the first outputs of the switching nodes of the last column of the matrix, starting from the second row, the single outputs of the first group triggers are connected respectively to the first inputs of the elements of the fourth group, the second inputs of which are connected respectively to the outputs of the feature numbers register bits of the memory block, the outputs of the elements of the fourth group are connected to the first read input of the register memory block, the second outputs of the switching nodes The last row of the matrix, except for the switching node of the first column of the last row, is connected respectively to the control inputs of the BANNER elements of the second group, starting from the first element, the second outputs of the switching nodes of the last row of the matrix are connected respectively to the inputs of the second 5five 00 .).) 00 5five 00 5five рог.о элемента ШШ решающего блока, выходы которого подключены к второму входу первого элемента ИЛИ устройства и к информационному входу последнего элемента ЗАПРЕТ второй группы решающего блока, информационный вход каждого предыдущего элемента ЗАПРЕТ второй группы соединен с выходом последующего элемента ЗАПРЕТ второй группы, выходы элементов ЗАПРЕТ, второй группы подключены соответственно к первым входам элементов И п той группы, единичный вход последнего триггера второй группы соединен с вторым выходом узла коммутации последнего столбца последней строки матрицы, вторые выходы узлов коммутации последней строки матрицы, кроме узла коммутации последней строки последнего столбца,, соединены соответственно с вторыми входами элементов И п той группы, выходы которых подключены соответственно к единичным входам триггеров второй группы, единичные выходы которых соединены соответственно с первыми входами элементов И шестой группы, вторые входы которых соединены соответств.енно с выходами признаков номеров зан тых  чеек блока регистровой пам ти, а выходы подключены соответственно к второму входу записи блока буферной пам ти, выходы признаков номеров зан тых  чеек и выходы признаков номеров зан тых разр дов которого подключены соответственно к установочным входам блока регистровой пам ти, второй вход считывани  ко- торого и третий вход первого элемента ИЛИ устройства соединены. с выходом первого элемента И, выход признака окончани  блока регистровой пам ти, вход пуска и тактовый вход устройства соединены соответственно с входами второго элемента И -устройства , ВЫХ.ОД которого и выход второго элемент-а ИЛИ устройства соединены соответственно с входами первого элемента И, входы второго элемента Irlfffl устройства соединены соот- ветственно с третьим и четвертым выходами распределител  импульсов, вход которого соединен с выходом первого элемента ИЛИ устройства. О (/г. 7the horn. of the W of the decision block, whose outputs are connected to the second input of the first element of the OR device and to the information input of the last BAN element of the second group of the decision block, the information input of each previous BANNER element of the second group is connected to the output of the subsequent BANNER element of the second group; , the second group is connected respectively to the first inputs of elements AND of the fifth group, the single input of the last trigger of the second group is connected to the second output of the switching node of the last column of the last row of the matrix, the second outputs of the switching nodes of the last row of the matrix, except the switching node of the last row of the last column, are connected respectively to the second inputs of elements And the fifth group, the outputs of which are connected respectively to the single inputs of the second group triggers, the single outputs of which are connected respectively to the first inputs of elements of the sixth group, the second inputs of which are connected respectively with the outputs of the signs of the numbers of occupied cells of the register memory block, and the outputs Signs of numbers of occupied cells and signs of numbers of occupied bits of which are connected respectively to the installation inputs of the register memory block, the second read input of which and the third input of the first OR element of the device are connected respectively to the second input of the buffer storage block. . with the output of the first element AND, the output of the sign of the end of the register memory block, the start input and the clock input of the device are connected respectively to the inputs of the second element AND device, whose output and output the second element OR of the device are connected respectively to the inputs of the first element AND, the inputs of the second element Irlfffl of the device are connected respectively to the third and fourth outputs of the pulse distributor, the input of which is connected to the output of the first element OR of the device. O (/ r. 7 3f3f 133133 22 .27.27 фиг. 2FIG. 2 Фи1. 3Phi1. 3   2S2S ZifZif Составитель A, Жаренов Редактор Л. Пчелинска  Техред В.Кадар Корректор А, ОбручарCompiled by A, Zharenov Editor L. Pchelinska Tehred V. Kadar Proofreader A, Obruchar Заказ 3601/45Тираж 671ПодписноеOrder 3601/45 Draw 671 Subscription ВНИИПИ Государственного комитета СССРVNIIPI USSR State Committee по делам изобретений и открытий 113035, Москва, Ж-35, Раутлскаи наб. , д, 4/5for inventions and discoveries 113035, Moscow, Zh-35, Rautlskaya nab. , d, 4/5 Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4Production and printing company, Uzhgorod, st. Project, 4
SU843824194A 1984-12-17 1984-12-17 Device for selecting variants of distribution of places among performers SU1241255A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843824194A SU1241255A1 (en) 1984-12-17 1984-12-17 Device for selecting variants of distribution of places among performers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843824194A SU1241255A1 (en) 1984-12-17 1984-12-17 Device for selecting variants of distribution of places among performers

Publications (1)

Publication Number Publication Date
SU1241255A1 true SU1241255A1 (en) 1986-06-30

Family

ID=21151204

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843824194A SU1241255A1 (en) 1984-12-17 1984-12-17 Device for selecting variants of distribution of places among performers

Country Status (1)

Country Link
SU (1) SU1241255A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 807310, кл. G 06 F 15/20, 1978. Патент US № 3.808410,- кл. 235-156, кл. G Об F 15/20, 1974. *

Similar Documents

Publication Publication Date Title
JPH02281498A (en) Memory device and its access
GB2205979A (en) Programmable memory array control signals
GB1452685A (en) Interleaved main storage and data processing system
SU1241255A1 (en) Device for selecting variants of distribution of places among performers
US3040299A (en) Data storage system
US3739354A (en) Variable capacity memory
SU1136159A1 (en) Device for control of distributed computer system
SU1211738A1 (en) Device for distributing internal memory
SU1589275A1 (en) Variable priority device
SU1234844A1 (en) Multichannel device for controlling information input in microcomputer
SU1363184A1 (en) Number grading device
SU1479954A1 (en) Buffer memory unit
SU1273936A2 (en) Multichannel information input device
SU524226A1 (en) Associative storage device
SU1532929A1 (en) Device for distribution of problems among processors
SU1187191A1 (en) Device for searching information of microfilm record
SU1298763A1 (en) Device for optimizing resource allocation with saturated demands
SU1524038A1 (en) Programmable pulse distributor
SU1292039A1 (en) Device for fetching multivalued answer from associative memory
SU1509909A1 (en) Device for distributing on-line memory
SU1310820A1 (en) Device for supervising central node of computer network
SU926642A1 (en) Device for data input
SU1062791A1 (en) Associative storage
SU1298738A1 (en) Device for sorting n-bit numbers
SU608161A1 (en) Information processing arrangement