SU1239608A1 - Устройство дл измерени сопротивлени - Google Patents

Abstract

Изобретение относитс  к электроизмерительной технике и может быть использовано в цифровых омметрах. Цель изобретени  - расширение диапазона измерени , упрощение устройства и повышение точности - достигаетс  путем исключени  погрешностей,вносимых нестабильностью источника ЭДС,сопротивлени ми соединительных проводов, дифференциальными параметрами операционных усилителей, а также путем снижени  мощности,рассеиваемой на измер емом сопротивлении.Устройство содержит операционные усилители 1 и 21, масштабирующий усилитель 5, коммутатор 7 с системой замыкающих и размыкающих контактов, измеритель 39 отношени  напр жений, блок 40 управлени , вычислительный блок 41 и блок 42 индикации . Дл  достижени  поставленной цели в устройство введены усилитель 5, операционный усилитель 21, вычислительный блок 41. Схемы измерител  отношени  напр жений 39, блока 40 управлени  и блока 42 индикации привод тс  в описании изобретени . 4 з.п. ф-лы, 3 шт. (Л с 1C со ;о 00 «м;

Description

Изобретение относитс  к электроизмерительной технике и может быть использовано в цифровых омметрах.

Целью изобретени   вл етс  расширение диапазона измерени , упрощение устройства и повышение точности за счет исключени  погрешностей, вносимых нестабильностью источника ЭДС, сопротивлени ми соединительных проводов , дифференциальными параметрами операционных усилителей, снижени  мощности, рассеиваемой на измер емом сопротивлении.

На фиг. 1 представлена схема предлагаемого устройства; на фиг, 2 - схема измерител  отношени , напр жений блока управлени  и блока индикации; на фиг. 3 - график изменени  напр жени  на выходе интегратора измерител  отношени  напр жений.

Устройство содержит (фиг. 1) пер- Эый операционный усилитель 1, инвер- (Тирующий вход которого соединен с kлeммoй 2 дл  подключени  первого потенциального вывода измер емого сопротивлени  3, клемму А дл  подключени  второго потенциального вывода измер емого сопротивлени , котора  соединена с вторым входом масштабирующего усилител  5, клемму 6 дл  подключени  первого токового вывода измер емого сопротивлени , котора  соединена с первым выходом первого коммутатора 7, клемму 8 дл  подключени  второго токового вывода измер емого сопротивлени , котора  соединена с выходом первого операционного усилител  1. Коммутатор 7 содержит шесть замыкающих ключей 9 - 14 и три размыкающих ключа 15 - 17, входы которых соединены с первым входом коммутатора 7, выход первого размыкающего ключа 15 соединен с вторым входом коммутатора 7 и с входами первого и четвертого замыкающих ключей 9 и 12, выход второго размыкающего ключа 16 соединен с третьим входом коммутатора 7 и с входами второго и п того замыкакидих ключей 10 и 13, выход третьего размыкающего ключа 17 соединен с четвертым входом коммутатора 7 и с входами Tpetbero и шестого замыкающи ключей 11 и 14, выходы первьк трех замыкающих ключей 9-11 соединены с первым вькодом коммутатора .7, а выходы остальных замыкающих ключей 12- 14 - с вторым выходом коммутатора 7, управл ющие входы включей 9-17 соединены с входом управлени  коммутато

5

0

pa 7. Второй, третий и четвертый входы коммутатора 7 соединены с первыми выводами первого, второго и третьего образцовых резисторов 18 - 20, вторые выводы которых соединены с выходом второго операционного усилител  21, неинвертирующий вход которого соединен с вторым выходом первого коммутатора 7.

Выводы первого запоминающего конденсатора 22 соединены с третьим и четвертым входами второго коммутатора 23, первьш вход которого соединен с первьм входом первого коммутатора 7 и неинвертирующим входом первого операционного усилител  1.

Второй комментатор 23 содержит последовательно соединенные размыкающий и 3ам1)1Какиций ключи 24 и 25, включенные между первым выходом и первым входом второго коммутатора 23, общий вывод ключей 24 и 25 соединен с третьим входом второго коммутатора 23, последовательно соединенные размыкаю5 щий и замыкающий ключи 26 и 27, включенные между вторым выходом и вторым входом второго коммутатора 23, общий вывод ключей 26 и 27 соединен с четвертым входом второго коммутатора 23.

JJ Управл ющие входы ключей 24-27 сое- ринены с входом управлени  второго Коммутатора 23. Третий коммутатор 28 (Содержит два замыкающих ключа 29 и 30 и размыкающий ключ 31, вход которого с входом третьего коммутато- ра 28, выходы первого и второго замыкающих ключей 29 и 30 соединены с первым и вторым выходами третьего коммутатора 28 соответственно, входы замыкаю1цих ключей 29 и 30 соединены с выходом разг-ыкающего ключа 31, управл ющие входы ключей 29-31 соединены с входом управлени  третьего коммутатора 28, вход которого соединен с первым входом второго коммутатора 23. Выводы второго запоминающего конденсатора 32 соединены с третьим и четвертым входами четвертого коммутатора 33, первый и второй входы которого соединены с первым и вторым входами второго коммутатора 23 соответственно , а первый и второй выходы четвертого коммутатора 33 соединены с первым и вторым выходами второго коммутатора 23, третьего коммутатора 55 28, вьп-содом и инвертирующим входом второго операционного усилител  21 соответственно. Четвертый коммутатор 33 содержит последовательно соединен0

0

ные размыкающий и замыкающий ключи 34 и 35, включенные между первым выходом и первым входом четвертого коммутатора 33, общийвывод ключей 34 и 35 соединен с третьим входом четвертого коммутатора 33, -последовательно соединенные размыкающий и замыкающий ключи 36 и 37, включенные между вторым выходом и вторым входом четвертого коммутатора 33, общий вы- вод ключей 36 и 37 соединен с четвертым входом четвертого коммутатора 33 управл ющие входы ключей 34-37 соединены с входом управлени  четвертого коммутатора 33, п.ервый выход ис- точника 38 ЭДС соединен с первым входом второго коммутатора 23, первым входом масштабирующего усилител  5 и первым входом измерител  39 отношени  напр жений, второй вход которого сое- динен с вторым выходом источника 38 ЭДС и вторым входом второго коммутатора 23, Первый выход блока 40 управлени  соединен с входом управлени  первого коммутатора 7, второй выход- с входом управлени  второго коммутатора 23. Информационный вход вычислительного блока 41 соединен с выходом измерител  39 отношени  напр жений, выход вычислительного блока 41 соединен с и;::формационным входом блока 42 индикации, управл ющ 1й вход которого соединен с третьим выходом блока 40 управлени , четвертый выход которого соединен с управл ющим входом вычислительного блока 41, п тый выход блока 40 управлени  соединен с третьим 1ходом измерител  39 отношени  напр - жений, четвертый вход которого соеди- |нен с выходом масштабирующего усили- тел  5. Шестой и седьмой выходы бло- ка 40 управлени  соединены с входами управлени  третьего и четвертого коммутаторов 28 и 33 соответственно.

Измеритель 39 отношени  напр жений (фиг. 2) содержит ключ 43 зар да и ключ 44 разр да, входы которых соединены с четвертым и вторым входами измерител  39 отношени  напр жений, а выхода ключей - с входом интегратора 45, второй вход которого соединен с первым входом измерител  39. Выход интегратора 45 соединен с входом ком- napaTOiJa 46, выход которого соединен с первым входом первого вентил  47, второй вход которого соединен с вы- ходом триггера 48 и управл ющим входом ключа 44 разр да. Третий вход первого вентил  47 соединен с

, ю 2Q 5

О 5

0

0

тьим входом измерител  39 отношени  напр жений, входы триггера 48 соединены с выходом компаратора 46 и третьим входом измерител  39, к которому также подключен управл ющий вход ключа 43 зар да. Выход первого вентил  47 соединен с выходом измерител  39. Блок 40 управлени  содержит переключатель 49 пределов измерени , выход которого соединен с первым выходом блока 40 управлени , с п тым выходом которого соединен выход генератора 50 и вход счетчика-делител  51, первый выход которого соединен с входом счетного триггера 52 и п тьп выходом блока 40, второй выход счетчика-делител  51 соединен с входом инвертора 53 и первым входом второго вентил  54, выход инвертора 53 соединен с первым входом третьего вентил  55, вторые входы вентилей 54 и 35 соединены с первым выходом счетного триггера-52 и третьим выходом блока 40, четвертый и шестой выходы которого соединены с вторым выходом счетного триггера 52, выходы второго и третьего вентилей 54 и 55 соединены с вторым и седьмым выходами блока 40 управлени . Блок 42 индикации содержит запоминающий регистр 56, информационный вход которого соединен с информационным входом блока 42, вход управлени  регистра 56 соединен с управл ющим входом блока 42, а выход регистра 56 соединен с входом цифрового индикатора 57. Вычислитель- ный блок 41 вьшолнен в виде реверсивного счетчика импульсов.

Устройство работает следующим образом .

Блок 40 управлени  в зависимости от предела измерени  подключает переключателем 49 пределов измерени  соответствующий образцовый резистор к токовому выводу измер емого сопротивлени  f 3 и к неинвертирующему входу второго операционного усилител  21. По командам,блока 40 управлени  коммутаторы 23 и 28 работают в противо- фазе таким образом, чтобы при одном такте первый запоминающий конденсатор Г2 подключалс  между инвертирующим входом и выходом второго операционного усилител  21. При этом ключи 29 и 30 коммутатора 28 разомкнуты, а ключ 31 замкнут.

В следующем такте запоминающий конденсатор 22 подключаетс  к источнику 38 ЭДС, ключи 29 и 30 коммутатоpa 28 замыкают с  и соедин ют выход усилител  21 с его входом-, ключ 31 размыкаетс .

При достаточно большом входном сопротивлении операционного усилител  21, малых токах утечки ключей коммутаторов 23 и 28, высокой тактовой частоте первый запоминающий конденсатор 22 быстро зар жаетс  до напр жени  источника 38 ЭДСЕ и сохран ет его неизменнным при последующей работе устройства. Это позвол ет считать , что коммутатор 23 при одном из двух тактов включает в цепь отрицательной обратной св зи операционного усилител  21 источник ЭДС, равной Е . При другом такте ключи 29 и 30 замкнуты и в обратной св зи операционного усилител  21 ЭДС равна нулю.

При наличии смещени  нул  yci-ши- тел  21 по напр жению Eg и малом смещении его нул  по току на образцовом резисторе 18 с сопротивлением R,. при одном такте поддерживаетс  напр жение Е + Е., а при другом такте - напр жение, равное Eg. Ток через резистор 18 попеременно принимает значени 

Е + ЕО .. ЕО

J

R,

I

R,

ч о При достаточно высоких входных сопротивлени х операционных усилителей 1 и 21, большом сопротивлении разомкнутого ключа 15 ток через ключ 9 и измер емое сопротивление 3 также равен

Е + ЕО

J -

Кл

или I

ЕС

RC

В зависимости от такта.

Напр жение на выходе первого операционного усилител  1 равно

и IR

R.

R,

(Е + EJ

при одном такте RX

и

Кл

Е,

при другом. На выходе масштабирующего усилител  5, имеющего коэффициент усилени  К будет напр жение

ки К

-| (Н + Е,)

или

ки к

в зависимости от такта. Измеритель 39 отношени  напр жений при каждом такте по командам блока 40 управлени  находит отношени 

п,

RX (Е + ЕО) RgE

или

10

К

R. ЕО

К„Е

15

20

в зависимости от такта и передает полученные результаты в вычислитель- блок 41 j который/вычитает из кажд го нечетного результата П( четный результап: п и .полученную разность,  вл ющуюс  результатом измерени 

RX

.2

п , - п.

к

R,

0

5

0

по командам блока.40 управлени  передает в блок 42 индикации.

Снижение погрешности, возникающей 5 в такте, когда в цепь обратной св зи усилител  21 включаетс  ЭДС Е , от разр да первого запоминающего конденсатора 22 за счет его собственной утечки, входного тока усилител  21, токов утечки разомкнутых ключей 25 и 27 достигаетс  включением параллельно коммутатору 23 с первым запоминающим конденсатором 22. коммутатора 33 с вторым запоминающим конденсатором 32, Если в течение указанного такта блок 40 управлени  переключает ключи коммутаторов 23 и 33 в противо- фазе на достаточно высокой частоте, то погрешности от разр да конденсаторов 22 и 32 будут малы, поскольку оба конденсс1тора в моменты подключени  к источнику 38 ЭДС зар д тс  до напр жени  Е , а в моменты поочередного включени  в цепь обратной св зи усилител  21 не успевают существенно перезар дитьс .

Измеритель 39 отношени  напр жений преобразует отношени  напр жений в количество импульсов и работает по методу двухтактного интегрировани . Синхронизаци  работы измерител  39 осуществл етс  блоком 40 yпpaвлeни J в котором форгетруютс  временные ин- терв.алы 0-t, ; t, - tj; t путем делени  частоты генератора 50 счетчиком-делителем 51. В интервалах 0-t, и tj- Ц ключ 34 замкнут и напр жение на выходе интегратора 45 возрастает. Наклон графика 58 (фиг.З)

ц-ц

Инна четных 0-t и нечетных тервалах различен, что определ етс  различием напр жени  на выходе масштабирующего усилител  5 при четных и нечетных интервалах измерени .

Одинаковый знак напр жени  на выходе интегратора 45 на четных и нечетных интервалах необходим дл  разр да интегратора 45 на интервалах

ьи

Ч- ч

от одного опорного

источника Е и достигаетс  смещением нул  интегратора 45. В моменты tj и t по командам блока 40 управлени 

сигналом с выхода счетчика-делител  .51, поступающим на ключ 43 непосред-. ственно, а на ключ 44 и первый вентиль 47 - через триггер 48, начинают- сй разр д интегратора 45 и выдача импульсов генератора 50 через первый вентиль 47 на реверсивный счетчик 41, Разр д интегратора 45 продолжаетс  до моментов t и t, когда напр жение на выходе интегратора 45.достигает нулевого значени /При этом компаратор 46 через тригрер 48 размыкает ключ 44, прекращаетс  разр д интегратора 45, закрываетс  первый вентиль 47 и прекращаетс  поступление импульсов генератора 50 в вычислительный блок 41. Количество импульсов поступающих в вычислительный блок 41 в четные и нечетные интервалы, определ етс  выражени ми

К

К

А.

RO

JRj

R.

Е + Е, Е

АО

Е

- + А; + А,

где А - посто нна  величина, пропорциональна  величине смещени  нул  интегратора 45.

В вычислительном блоке 41 осуществл етс  операци  вычитани  из четных результатов измерени  нечетных результатов

RX

П

- п к

Команды на реверс счетчика 41

1

и

запоминание значени  п г Р г ист- ром 56 поступают с выхода счетного триггера 52 в моменты t- и tg соответственно . Управление вторым, третьим и четвертым коммутаторами 23, 28 и 33 осуществл етс  сигналами с двух противофазных выходов счетного триггера 52.

При одном состо нии триггера 52 в коммутаторе 28 ключи 29 и 30 замкнуты , ключ 31 разомкнут, на второй

. , 2396088

н третий вентили 54 и 55 поступает запрещающий сигнал с выхода триггера 52. При этом на выходах вентилей . 54 и 55 возникает сигнал, при котором. с ключи 25, 27, 35 и 37 замкнуты, а ключи 24, 26, 34 и 36 разомкнуты. На выходе операционного усилител  21 в этом случае возникает напр жение Е.

При противоположном состо нии счет- 10 ного триггера 52 ключи 29 и 30 разомкнуты , ключ 31 замкнут, коммутатор 28 отключен. При этом на второй и третий вентили 54 и 55 поступает сиг- нал, разрешающий поступление на управл ющие входы коммутаторов 23 и 33 импульсов повьшенной частоты относи- ,тельно частоты на входе счетного триг- ,тера 52. Противофазна  работа коммутаторов 29 и 33 обеспечиваетс  инвертором 53.

15

20

. - , в 25

30

35

40

45

50

55

Форму л а изобретени 

Claims (5)

1. Устройство дл  измерени  сопротивлени , содержащее клеммы дл  подключени  потенциальных и токовых выводов измер емого сопротивлени , первый операционный усилитель, инвертирующий вход которого соединен с клеммой дл  подключени  первого потенциального вывода измер емого сопротивлени , неинвертирующий вход соединен с первым выходом источника ЭДС, первым входом измерител  отношени  напр жени  и первыми входами первого и второго коммутаторов, первый выход первого коммутатора соединен с клеммой дл  подключени  первого токового вывода измер емого сопротивлени , второй, третий и четвертый входы первого коммутатора соединены с первыми выводами первого, второго и третьего образцовых -резисторов соответственно , вторые выводы которых соединены с первым выходом второго коммутатора, шина управлени  первым коммутатором соединена с первым выходом блока управлени , в 1;орой выход которого соединен с входом управлени  второго коммутатора, второй вход которого соединен с вторым входом измерител  отношени  напр жений, третий и четвер- тый входь второго коммутатора соединены с вьшодами первого запоминающего конденсатора, йдок индикации, отличающеес  тем, что, с целью расширени  диапазона измерени  и уп- I рощени  устройства, в нег.о введены масштабирукмций усилитель, второй oneрационный усилитель,, третий коммутатор и вычислительный блок, выход которого соединен с информационным входом блока индикации, управл ющий вход которого соединен с третьим выходом блока управлени , четвертый выход которого соединен с управл ющим входом вычислительного блока, информационный вход которого соединен с выхо- дом измерител  отношени  напр жений, третий вход которого соединен с п тым выходом блока управлени , четвертый вход измерител  отношени  напр жений соединен с выходом масштабирующего усилител , первый вход которого соединен с первым выходом источника ЭДС и входом третьего коммутатора, а второй вход - с клеммой дл  подключени  второго потенциального вывода измер - .емого сопротивлени , клемма дл  подключени  второго токового вывода измер емого сопротивлени  соединена с выходом первого операционного усилител , второй выход источника ЭДС сое- динен с вторым входом второго коммутатора , вход управлени  третьего ком 1мутатора соединен с щестым выходом блока управлени , первый вькод третьего коммутатора соединен с выходом второго операционного усилител , инвертирующий вход которого соединен, с вторыми выходами второго и третьего коммутаторов, а неинвертирующий вход с вторым выходом первого коммутатора

2. Устройство по п. 1, отличающеес  тем, что, с целью повышени  точности, в него введены второй запоминающий конденсатор и . четвертый коммутатор, первый и второ входы которого соединены с первым и вторым выходами источника ЭДС соответственно , седьмой выход блока уп- ра влени  соединен с входом управлени  четвертого коммутатора, первый и второй выходы которого соединены с первым и вторым выходами второго коммутатора соответственно, выводы второго запоминающего конденсатора соединены с третьим и четвертым входам четвертого коммутатора.

s 0 5 д

5

5

0

3. Устро йство по п. 1, отличающеес  тем, что первый коммутатор содержит шесть замыкающих и три раз1мыкающих ключа, входы размыкающих ключей соединены с первым входом коммутатора, выход первого размыкающего ключа соединен с вторым входом коммутатора и с входами первого и четвертого замыкающих ключей, выход второго размыкающего ключа соединен с третьим входом коммутатора и с входами второго и п того замыкающих ключей , выход третьего размыкающего ключа соединен с четвертым входом ком- {-гутатора и с входами третьего и шестого замыкающих ключей, выходы первых трех замыкакзщих ключей соединены с первым выходом коммутатора, а выходы остальных замьжающих ключей - с вторым выходом коммутатора, управл ющие входы ключей соединены с щиной управлени  комм гтатора.

4,. Устройство по п, 1, о т л и- чающеес  тем, что третий коммутатор содержит два замыкающих и размыкающий ключи, выходы первого и второго замыкающих ключей соединены с первым и вторым выходами коммутатора соответственно, входы замыкающих ключей соединены с выходом раз- мыкаюш,его ключа, вход которого соединен с входом коммутатора, управл ющие входы ключей соединены с входом управлени  коммутатора.

5. Устройство по п. 2, о т л и- чающеес  тем, что четвертвж коммутатор содержит два замыкающих и два размыкающ-их ключа, причем первый вход коммутатора соединен с третьим входом через первый замыкающий ключ, а первьй выход коммутатора соединен с третьим входом через первый размыкающий ключ, второй вход коммутатора соединен с четвертым входом через, второй замыкаю щй ключ, а второй выход коммутатора соединен с четвертым входом через второй размыкающий ключ, входы управлени  ключей соединены с входом управлени  коммутатора.

Фб/г.2

tj tztj tif-tf te Фыг.д

X t

Редактор .л. Гратилло

Составитель Б. Тогунов

Техред О.Сопко Корректор И. Муска

Заказ 3390/44Тираж 728Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие,г. Ужгород, ул. Проектна , 4