SU1236490A1 - Interface for linking computer with peripherals - Google Patents
Interface for linking computer with peripherals Download PDFInfo
- Publication number
- SU1236490A1 SU1236490A1 SU843794481A SU3794481A SU1236490A1 SU 1236490 A1 SU1236490 A1 SU 1236490A1 SU 843794481 A SU843794481 A SU 843794481A SU 3794481 A SU3794481 A SU 3794481A SU 1236490 A1 SU1236490 A1 SU 1236490A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- information
- decoder
- Prior art date
Links
Landscapes
- Record Information Processing For Printing (AREA)
Abstract
Изобретение относитс к вычислительной технике. Целью изобретени вл етс сокращение аппаратурных затрат . Устройство содержит узлы согласовани , буферный регистр, триггер, генератор импульсов, дешифратор, счетчик . Дл достижени цели в устройство введены второй триггер и элемент И. 1 ил. tc 00 о 4aii CDThe invention relates to computing. The aim of the invention is to reduce hardware costs. The device contains matching nodes, a buffer register, a trigger, a pulse generator, a decoder, a counter. To achieve the goal, the second trigger and element I. are entered into the device. 1 Il. tc 00 about 4aii CD
Description
Изобретение относитс к вычислительной технике и может быть щзимене- но дл сопр жени ЭВМ с внешни11И устройствами .The invention relates to computing and can be used to interface a computer with external devices.
Цель изобретени - сокращение аппа ратурных затрат.The purpose of the invention is to reduce hardware costs.
На чертеже представлена структурна схема устройства.The drawing shows a block diagram of the device.
Устройство содержит первый узел 1 согласовани , буферный регистр 2, пер вый триггер 3, второй узел 4 согласовани , генератор 5 импульсов, элемент И 6, второй триггер 7, дешифратор 8, счетчик 9, информадаонный вход 10, вход П синхронизации записи, инфор- мационные выходы 12, выход 13 синхронизации и выход 14 готовности устройства .The device contains the first node 1 matching, the buffer register 2, the first trigger 3, the second node 4 matching, the generator 5 pulses, the element 6, the second trigger 7, the decoder 8, the counter 9, the information input 10, the input P write synchronization, information Operational outputs 12, synchronization output 13, and device readiness output 14.
Устройство работает следукщим образам .The device works as follows.
Из вычислительной машины после получени сигнала по выходу 14 готовности устройства, выдаетс на ин юрма- ционные входы 10 слово информации, а на вход 11 - сигнал записи ииформаци- онного слова в буферный регистр 2, Одновременно сигналом записи первьй триггер 3 устанавливаетс в единичное состо ние, единичный сигнал с выхода которого разрешает прохождение им- пульсов генератора 5 через элемент И 6 на счетный вход счетчика 9, а также прохождение информации через первый узел 1 согласовани с буферного регистра 2 на информационные выходы 12 устройства. В зависимости от состо ни счетчика 9 на выходах дешифратора 8 последовательно формируютс сигналы, одним из которых второй триггер 7 устанавливаетс в единичное состо ние . Усиленный сигнал с выхода второго узла 4 согласовани подаетс на выход 13 устройства. По истечении определенного времени, определ емого частотой генератора 5 и номером вывод дешифратора 8, подключенного по входу установки в нуль второго триггера 7., происходит формирование среза импуль- са синхронизации на выходе 13 устройства . После вьщачи импульса синхронизации сигналом с выхода дешифратора 8After receiving the signal from the device readiness device 14 from the computer, the information inputs 10 are output to the information inputs 10, and the recording information information word to the buffer register 2 is input to input 11. At the same time, the first trigger 3 is set to one state by the recording signal a single signal from the output of which permits the passage of the pulses of the generator 5 through element I 6 to the counting input of counter 9, as well as the passage of information through the first node 1 of matching from the buffer register 2 to the information outputs 12 twa. Depending on the state of the counter 9, the outputs of the decoder 8 sequentially form signals, one of which the second trigger 7 is set to one state. The amplified signal from the output of the second node 4 matching is fed to the output 13 of the device. After a certain time, determined by the frequency of the generator 5 and the number of the output of the decoder 8, connected to the installation of the second trigger 7. The cutoff of the synchronization pulse at the output 13 of the device occurs. After the synchronization pulse has been output by the signal from the output of the decoder 8
будет гфоизведен сброс счетчика 9 и первого триггера 3 в нулевое состо ние , в результате этого вьщача информации с буферного регистра 2 на информационные выходы 12 прекратитс . Этот же сигнал поступает на выход 14 готовности устройства в качестве осведомительного признака в вычислительную машину о возможности приема следующего информационного слова.This will result in resetting the counter 9 and the first trigger 3 to the zero state, as a result of which the information from the buffer register 2 to the information outputs 12 will stop. The same signal arrives at the output 14 of the device readiness as an informative sign to the computer about the possibility of receiving the next information word.
Таким образом, устройство обеспечивает выдачу информации в линию, соп- рово:жда каждое информационное слово импульсом синхронизации, временное положение и длительность которого регулируютс при помощи настройки дешифратора и частоты генератора, при меньших аппаратурных затратах.Thus, the device provides for the delivery of information to the line, simultaneously: waiting for each information word with a synchronization pulse, the temporal position and duration of which are regulated by adjusting the decoder and generator frequency, at lower hardware costs.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843794481A SU1236490A1 (en) | 1984-07-04 | 1984-07-04 | Interface for linking computer with peripherals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843794481A SU1236490A1 (en) | 1984-07-04 | 1984-07-04 | Interface for linking computer with peripherals |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1236490A1 true SU1236490A1 (en) | 1986-06-07 |
Family
ID=21139935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843794481A SU1236490A1 (en) | 1984-07-04 | 1984-07-04 | Interface for linking computer with peripherals |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1236490A1 (en) |
-
1984
- 1984-07-04 SU SU843794481A patent/SU1236490A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское Свидетельство СССР № 748403, кл.а 06 F 3/04, 1978. Авторское свидетельство СССР № 826331, кл.аОб F 3/04, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB888145A (en) | Improvements in display equipment for electrical waveforms | |
SU1236490A1 (en) | Interface for linking computer with peripherals | |
SU1485258A1 (en) | Computer/subscriber interface | |
SU1302262A1 (en) | Device for generating pulse sequences | |
SU1182535A1 (en) | Information output device | |
SU1762310A1 (en) | Device for information output | |
RU2022345C1 (en) | Interfaces matching device | |
SU1385129A1 (en) | Communication channel-to-computer interface | |
SU1492354A1 (en) | Request servicing unit | |
SU1550503A1 (en) | Device for shaping clock signals | |
SU1168958A1 (en) | Information input device | |
SU1265772A1 (en) | Multichannel priority device | |
SU1215107A1 (en) | Information input device | |
SU1614023A1 (en) | Device for reading images | |
SU1472912A1 (en) | Data input unit | |
SU1381419A1 (en) | Digital time interval counter | |
SU1425636A1 (en) | Data input device | |
SU1310827A1 (en) | Interface for linking information source and receiver | |
SU991428A1 (en) | Priority device | |
SU1396147A1 (en) | Device for interfacing a computer with peripherals | |
SU1317436A1 (en) | Device for servicing interrogations | |
SU1160410A1 (en) | Memory addressing device | |
SU1485223A1 (en) | Multichannel data input unit | |
SU1651291A1 (en) | Device coupling host computer with users | |
SU1238091A1 (en) | Information output device |