SU1233247A1 - Преобразователь-стабилизатор - Google Patents

Abstract

Изобретение относитс  к области стабилизированных источников питани . Целью изобретени   вл етс  расширение диапазона изменени  входного напр жени  при одновременном уменьшении массы и объема преобразовател -стабилизатора . Цель достигаетс  тем, что стабилизаци  выходного напр жени  преобразовател  происходит следующим образом. Задающий генератор 1 формирует пр моугольные импульсы, которые поступают на первый вход упр;авл ющего

Description

блока 11. На второй вход этого блока поступает напр жение обратной св зи с вторичной обмотки 4 трансформатора 5 через выпр митель 10. В блоке управлени  формируют сигнал рассогласовани  с помощью элементов цифровой логики. Этот сигнал через соответствующий элемент И поступает на соотИзобретение относитс  к электротехнике , в частности к источникам вторичного электропитани , предусматривающим стабилизацию и преобразова-. ние посто нного напр жени  в посто н- ное с Iальванической изол цией входных и выходных цепей, и может найти применение дл  питани  аппара:туры широкого назначени .

Цель изобретени  - расширение диапазона изменени  входного напр жени  при одновременном уменьшении маесы и объема.

На чертеже представлена функциональна  схема преобразовател -стаби- лизатора.

Устройство -содержит подключенный к выходным выводам задающий генератор 1, 2 Л транзисторов 2 и 3 усилителей (МОЩНОСТИ, эмиттеры которых подключе- ны к отрицательному входному выводу, а коллекторы - к соответствующим симметричным выводам первичной обмотки 4 трансформатора 5. По меньшей мере одна основна  вторична  обмотка 6, -6„ трансформатора через силовой выпр митель 7 соединена с соответствующим выходом дл  подключени  нагрузки 8. Вспомогательна  обмотка 9 трансформатора через вспомогательный выпр ми- тель 10 соединена с вторым входом уп- равл ющего блока 11. Преобразователь снабжен дросселем 12, включенным между средним выводом первичной обмотки 4 трансформатора 5 и положительным входным выводом 2 п разр дных транзисторов 13 и 14, эмиттерами подключенных к положительному входному выводу , коллекторами через диоды 15 и 16 соединенных с соответствуклцими

симметричными выводами первичной обветствук ций транзистор двухтактного усилител  мощности, подключенного к отводам первичной обмотки 4 трансформатора 5. Таким образом про- исходит стабилизаци  Грубо. Стабилизаци  Точно (внутри дискрета ) производитс  за счет широтно-им- пульсной модул ции. 1 ил.

мотки 4 трансформатора 5. Базы разр дных: транзисторов подключены к крайним выводам соответствующих управл - .ющих обмоток 17, Разв зывающие диоды 18 включены в пр мом направлении между коллекторами транзисторов 2 и 3 и отводами первичной обмотки 4 трансформатора . Средние выводы обмоток 17 через резисторы 19 подключены к отрицательному входному выводу, а через соответствующий коммутационный транзистор 20 - к положительному входному выводу. Элементы И 21 и 22 первыми входами соединены с первым выходом управл ющего блока 11, попарно соединенные вторые входы элементов И 21 и 22 соединены с одним из группы вькодов-управл ющего блока 11, третьи входы элементов И 21 соединены с вторым выходом управл ющего блока 11, третий выход которого соединен с третьими входами элементов И 22.

Управл ющий блок 11 содержит последовательно соединенные преобразователь 23 посто нного напр жени  в код, регистр 24 и посто нный запоминающий блок (накопитель) 25, группа п выходов которого  вл етс  выходами блока 11, друга  группа его выходов соединена с входом блока 26 сравнени . Другие входы блока сравнени  соединены с выходом счетчика 27. Выход переполнени  счетчика 27 соединен со счетным входом триггера 28 и с 5 входом триггера 29, R - вход которого соединен с выходом схемы 26 сравнени . Выход триггера 29  вл етс  первым выходом блока, пр мой и инверсный выходы триггера 28  вл ютс  вторым и третьим выходами блока.

пр мой выход триггера 28 соединен с установочными входами регистра 24. Счетный вход счетчика 27  вл етс  первым входом блока, а вход преобразовател  23 напр жени  в код - вто- |рым входом блока.«

Входы преобразовател  30 напр жени - в код  вл ютс  третьим и четвертым входами управл ющего блока, соединенными соответственно с входными клеммами преобразовател . Выходы преобразовател  30 напр жени  в код соединены с информационными входами регистра 31, выход которого соединен с второй группой адресных входов Б пссто нного запоминающего устройства 25, а установочный вход подсоединен к пр мому выходу триггера 28. Перва  группа адресных входов А посто нного запоминающего блока 25 соединена с выходом регистра 24.Таким образом, адрес, по которому происходит обращение к посто нному запоминающему устройству 25, формируетс  из кодов АЖБ, формируемых на выходе регистров 24 и 31, где символ означает склеивание кодов. Б  чейки посто нного запоминающего блока 25 по соответствующим адресам производ т предварительную запись кодов длительностей импульсов.

Управл ющий блок 11 представл ет собой цифровой широтно-импульсный модул тор с переключением каналов преобразовани  (пвухтактных усилите- 35 лей мощности и разр дных транзисторов ) .

Частота генератора 1 и разр дность счетчика 27 выбираютс  исход  из тре- O бований к частоте щиротно-модулиро- ванных импульсов на выходе информационного триггера 29. Триггер 28 цикла сигналом с пр мого выхода разрешает работу транзистора 2 (нечетный цикл),5 а сигналом с инверсного выхода - работу транзисторов 3. Длительность импульса на выходе информационного триггера 29 формируетс  сигналом с выхода блока 26 сравнени , обнул ющим 50 триггер 29. Момент формировани  сиг- нала на выходе схемы 26 сравнени  определ етс  кодом на выходе посто нного запоминающего блока 25. Посто нный запоминающий блок 25 предназна- чен дл  хранени  микрокоманд VI+ V,, , выбирающих канал преобразовани  и набор длительностей импульсов, код

j

Q - о 5

которых записываетс  по определергным адресам совместно с микрокомандами VI- Vj, . Причем набор длительностей импульсов, содержащийс  в посто нном запоминающем устройстве 25, может измен тьс  в зависимости от величины и типа нагрузки. Преобразователь 23 напр жени  в код совместно с регистром 24 формирует адрес А, а преобразователь 30 напр жени  в код совместно с регистром 31 п адрес Б. При этом полный адрес обращени  к посто нному накопителю равен А Б. Код Б указы- ,вает зону посто нного накопител  25. |В соответствии с данным кодом в зоне {посто нного накопител  25 записьгеает- с  соответствующа  микрокоманда Yf, . Код длительности импульса определ ет код адреса-А обращени  к посто нному накопителю 25 один раз за два цикла. При этом адрес обращени  к посто нному накопителю 25 измен етс  в зависимости от напр жени  обратной св зи с вьшр мител  10, а код адреса Б - в зависимости от величины входного р жени .

Преобразователь работает следующим образом.

Задающий генератор 1 формирует пр моугольные импульсы, которые поступают на первый вход управл ющего блока 11, на второй вход которого поступает напр жение обратной св зи с вторичной обмотки 9 трансформатора 5 через выпр митель 10. Пропорционально напр жению обратной св зи на выходе блока 23 возникает код, который фиксируетс  на выходе регистра 24 в момент переключени  триггера 28 сигналом с его пр мого выхода. При этом в регистре 31 фиксируетс  код преобразовател  30 напр жени  в код, пропорциональный входному напр жению. Переключение триггера 28 происходит при переполнении счетчика 27. Кроме того, сигнал переполнени  счетчика 27 переключает триггер 29 в положение 1. Сигнал с выхода регистров 24 и 31 поступает на адресный вход посто нного накопител  25, в который заранее заноситс  информаци  о длительност х импульсов в двоичном коде и номере коммутируемого канала (VI+ +Vj,). Например, при минимальном выходном напр жении на выходе выпр мител  10 на выходе посто нного запоминающего блока 25 возникают максимальный код длительности выходного импульса и сигнал VI. Блок 26 сравнени  фиксирует момент равенства кодов счетчика 27 и кода посто нного запоминающего устройства 25 и переключает триггер 29 в положение О. На выходе триггера 29 возникает импульс, длительность которого зависит от напр жени  обратной св зи с выхода выпр мител  10 и величины входного напр - жени . Сигнал с выхода триггера 29, коммутируемый сигналом с выхода триггера 28 и сигналом VI, через элемент И 21 поступает на транзистор 2 двухтактного усилител  мощности, подклю- ченного к нижним отводам первичной обмотки 4 трансформатора 5. Сигнал VI открывает коммутирующий транзистор 20, подключа  среднюю точку данной управл ющей обмотки 17 к поло- жительному входному выводу, разреша  открывание разр дных транзисторрв 14 и 13, подключенных к данному ц,вук- тактному усилителю мощности. При открывании транзистора 2 (рабочий ход) в управл ющей обмотке 17 возникает |напр жение такой пол рности, что открываетс  разр дный транзистор 13. Диод 15 заперт, так как напр жение на его адресе равно напр жению на кол- лекторе транзистора 2,При запирании транзистора 2 (пауза) диод 15 открываетс , происходит разр д дроссел  1 2 по цепи: транзистор 13, диод 15, первична  обмотка 4. По окончании паузы на выходе счетчика 27 по вл етс  сигнал переполнени , который устанавливает

триггер 29 в положение 1, а триггер 28 - в положение О. Сигнал с триггера 29 через элемент И 22 ком- мутируетс  на вход транзистора 3 (рабочий ход - четный), транзистор 3 открываетс , вследствие чего запираетс  транзистор 13, открываетс  транзистор 14, и дальнейша  работа преобразовател  осуществл етс  аналогичным образом. При максимальном напр жении на выходе выпр мител  на выходе посто нного запоминающего устройства 25 аозннкает сигнал V, , посредством которого происходит коммутаци  двухтактного усилител  мощности и совместно с ним работающих разр дных транзисторов 13 и 14, подключенных к наивысшим отводам первичной обмотки 4 трансформатора 5. Таким образом, стабилизаци  Грубо производитс  за счет коммутации соответствующих двух

j 0 5 0 5 о

0 .

5

5

0

тактных усилителей мощности.и разр дных транзисторов, а стабилизаци  точно (внутри дискрета) - за счет жиротно-импульсной модул ции,

Claims (1)

1. Формула изобретени 

   Преобразователь-стабилизатор, содержащий подключенный к входным выводам задающий генератор, выходом соединенный с первым входом управл ющего блока, трансформатор, крайние относительно средней точки выходы первичной обмотки которого подключены к паре транзисторов по схеме двухтактного усилител  мощности, базы этих транзисторов подключены к выходам двух элементов И, первые входы которых подключены к первому выходу управл ющего блока, два разр дных транзистора , коллекторы которых через диоды , включенные в провод щем направлении , подключены к соответствующим коллекторам транзистор бв двухтактного ус:ипител  мощности, эмиттеры подсоединены к положительному выходному выводу, а базы подключены к крайним выводам управл ющей обмотки трансформатора , средний отвод которой через первьш ограничительный резистор под- - ключен к отрицательному входному выводу , дроссель, включенный между средней точкой первичной обмотки трансформатора и положительным входным вьшодом, по меньшей riepe одна основ- 1а  вторична  обмотка трансформатора через силовой выпр митель соединена с соответствующим выходом дл  подключени  нагрузки, вспомогательна  вторична  обмотка через вспомогательный выпр митель соединена с вторым входом управл ющего блока, отличающийс  тем, что, с целью расширени  диапазона изменени  входного напр жени  при одновременном уменьшении массы и объема, в него введены fi -1 пар силовых транзисторов, образующих совместно с введенными в первичную обмотку трансформатора симметричными относительно средней точки отводами схемы дополните.йьных двухтактных усилителей мощности h -1 пар разр дных транзисторов, последовательно с введенными диодами подключенных между введенными отводами первичной обмотки трансформатора и положительным входным выходом, п коммутирующих транзисторов , эмиттеры которых соединены

   с положительным входным вьшодом, базы , подключенные к соответствующему из группы ц ВЫХОДА управл ющего блока, а коллекторы подсоединены к соответ- ствующему среднему отводу И управл ющих обмоток трансформатора, 2 и -2 элементов И, выходы которых соединены с соответствующими управл ющими вьшо- дами II -1 пар транзисторов двухтакт- ных усилителей мощности, первые входы соединены с первым выходом управл ющего блока, вторые входы первой группы из h элементов И соединены с вторым выходом управл кицего блока,. вторые входы второй группы элементов И соединены с третьим выходом управл ющего блока, третьи выходы ZH элементов И соединены попарно с соответ-- ствующим из групйь п выходом уп- равл ющего блока, положительные и отрицательные входные выводы подключены соответственно к третьим и четвертым входам управл ющего блока, причем управл ющий блок включает в себ  две цепи из последовательно соединенных преобразовател  посто нного тока в код и регистра, посто нный запоминающий узел, ц выходных выводов коРедактор О. Бугир

   еоставитель Ю. Опадчий

   Техред М.Ходанич . Корректор Л. Патай

   Заказ 2779/55Тираж 631Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

   торого подключены к группе из 4. выходов управл кнцего блока, друга  группа выходов посто нного запомина- кнцего узла соединена с входом узла сравнени , другие входы которых сое- динены с выходом счетчика, выход переполнени  которого соединен с счетным входом триггера цикла и с 5 -входо информационного.триггера, R -вход которого соединен с выходом узла сравнени , выход информационного триггера подключен к первому выходу управл ющего блока, пр мой и инверсный выходы триггера цикла соединены с вторым и третьим выходами управл ющего блока, пр мой выход триггера цикла соединен с установочными входами регистров, счетный вход счетчика соединен с первым входом управл - ющемого блока,вход первого преобразовател  напр жени  в код соединен с вторым входом управл ющего блока,входы второго преобразовател  напр жени  в код соединены с третьим и четвертым входами управл ющего блока, а выходы регистров соединены с адресными входами посто нного запоминающего узла .