SU1220138A1 - Синхроселектор - Google Patents

Синхроселектор Download PDF

Info

Publication number
SU1220138A1
SU1220138A1 SU843759138A SU3759138A SU1220138A1 SU 1220138 A1 SU1220138 A1 SU 1220138A1 SU 843759138 A SU843759138 A SU 843759138A SU 3759138 A SU3759138 A SU 3759138A SU 1220138 A1 SU1220138 A1 SU 1220138A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
voltage
threshold unit
key
Prior art date
Application number
SU843759138A
Other languages
English (en)
Inventor
Валерий Тимофеевич Басий
Василий Степанович Костырка
Игорь Юрьевич Новинский
Юрий Владимирович Сташкив
Василий Ярославович Татарин
Original Assignee
Предприятие П/Я Р-6149
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6149 filed Critical Предприятие П/Я Р-6149
Priority to SU843759138A priority Critical patent/SU1220138A1/ru
Application granted granted Critical
Publication of SU1220138A1 publication Critical patent/SU1220138A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к области телевидени . Повьшаетс  точность селекции синхроимпульсов при воздействии низкочастотной помехи. Полный телевизионный сигнал через входной конденсатор (ВК) 1 поступает на неинвертирующий вход первого порогового блока (ПВ) 2, на инвертирующий вход второго ПБ 4 и.на ключ 3. Схема из ПБ 2, элемента ИЛИ-НЕ 5, пикового детектора 6 и резистора обратной св зи 9 представл ет собой компенсационный детектор (КД). Когда с ВК 1 поступает отрицательное напр жещ е, положительное напр жение с ПБ 4 через резистор 8 разр да пи сового детектора и резистор 9 обратной св зи прикладьшает- с  к второму вьшоду ВК 1 и перезар жает его до состо ни , при котором телевизионный сигнал на втором выводе ВК 1 достигнет нулевого значени . Делитель напр жени  7 запоминает отрицательное напр жение, поданное на него через ключ 3. Когда на втором выводе ВК 1 оп ть по витс  отрицательный телевизионный сигнал , сработает КД и будет срабатывать до тех пор, пока значение телевизионного сигнала не станет ниже напр жени  на выходе делител  напр жени  7. КД будет прив зывать к нулевому уровню площадки строчных га- с иц1х импульсов, а при приходе синхроимпульсов - отключатьс . Напр жение , равное половине размаха син- хоримпульсов, с делител  напр жени  7 поступает на неинвертирующий вход ПБ 4, выдел ющего синхроимпульсы. 1 ил. S (Л

Description

Изобретение относитс  к телевидению и может быть использовано в устройствах вьщелени  и регистрации синхроимпульсов.
Цель изобретени  - повьшение точности селекции синхроимпульсов при воздействии низкочастотной помехи.
На чертеже представлена структурна  электрическа  схема синхроселек- тора.
Устройство содержит входной конденсатор 1, первый вывод которого  вл етс  входом синхроселектора, а второй соединен с первым входом первого порогового блока 2, с первым входом ключа 3 и с первым входом второго порогового блока 4, элемент ШШ-НЕ 5, первый вход которого соединен с выходом первого порогового блока 2, а выход - с входом пикового детектора 6, делитель 7 напр жени , первьгй вход которого соединен с выходом ключа 3, второй вход заземлен , а выход соединен с вторым входом второго порогового блока 4. Выход второго порогового блока 4  вл етс  выходом синхроселектора и соединен с вторым входом ключа 3, с вторым входом элемента 1ШИ-НЕ 5 и через резистор 8 разр да пикового детектора с выходом пикового детектора 6. Выход пикового детектора 6 через резистор 9 обратной св зи соединен с первым входом первого порогового блока. 2, второй вход которого заземлен.
Устройство работает следуюпшм образом .
На вход синхроселектора поступает полный телевизионньш сигнал. Через входной конденсатор I этот сигнал подаетс  на nepBbtfi неинвертирующий вход первого порогового блока 2, на первый вход ключа 3 и на первый инвертирующий вход второго порогового блока 4. Устранение вли ни  низкочастотной помехи на точность селекции синхроимпульсов достигаетс  путем точной прив зки уровн  гашени  к нулевому уровню и выделени  синхроимпульсов на уровне 0,5 от амплитуды синхроимпульсов.
Схема, содержаща  первый пороговый блок 2, элемент ЩЩ-НЕ 5, пиковый детектор 6, резистор 9 обратной св зи, представл ет собой компенсационный детектор. Если на втором выводе входного конде}1сатора 1 поло
2201382
жительное напр жение, то компенсационный детектор не работает, так как на выходе первого порогового блока 2 присутствует логическа  едини5 ца. В этом случае на выходе второго порогового блока 4 формируетс  отрицательное напр жение логического нул , поскольку напр жение на его первом инвертирующем входе превьшает
10 напр жение на его втором неинверти- рующем входе. Это напр жение через резистор 8 разр да пикового детектора и резистор 9 обратной св зи прикладываетс  к второму выводу входного
15 конденсатора 1 и прив зывает его до такого состо ни , что уровень телевизионного сигнала на втором выводе входного конденсатора 1 достигает нул ,
20 Если на втором выводе входного конденсатора 1 отрицательное напр жение , то на выходе второго порогового блока 4 формируетс  положительное напр жение логической еди1 5 ницы, так как ключ 3 все это врем  открыт и напр жение,на первом инвертирующем входе порогового блока 4 меньше напр жени  на его втором неинвертирующем входе. Это напр 30 жение через резистор 8 разр да пикового детектора и резистор 9 обратной св зи поступает на второй вьшод входного конденсатора 1 и перезар жает его до такого состо JJ ни , что уровень телевизионного сигнала на втором вьшоде входного конденсатора I достигает.нул .
Делитель 7 напр жени  запоминает напр жение, поданное на него через
ключ 3. Это достигаетс  тем, что посто нна  времени разр да емкости делител  через открытый ключ 3 выбрана значительно больше, чем длительность фронта синхроимпульсов в телевизионном сигнале. Поэтому после первого же состо ни , когда на втором выводе входного конденсатора I по вл етс  отрицательное напр жение, на выходе делител  7
50 напр жени  также формируетс  отрицательное напр жение. И, когда на втором выводе конденсатора 1 телевизионный сигнал оп ть становитс  отрицательным, то компенсационный
55 детектор срабатывает все врем , пока значение телевизионного сигнала не станет ниже напр жени  на выходе делител  7 напр жени . Посто нна 
45
времени срабатывани  компенсационного детектора путем выбора величины резистора 9 обратной св зи установлена больше длительности фронта синхроимпульса в телевизионном сигнале .
Поэтому компенсационный детектор перезар жает к нулевому уровню площадки строчных гас щих импульсов, а при приходе синхроимпульсов отключаетс , так как на выходе второго порогового блока 4 по вл етс  логическа  единица. Напр жение на входе делител  7 напр жени  равно размаху синхроимпульсов, вьщеленное посто нное напр жение делитс  пополам делителем 7 напр жени  и поступает на второй неинвертирующий вход второго
порогового блока 4.
Таким образом, второй пороговый
блок 4 обеспечивает ограничение телевизионного сигнала на уровне половины размаха синхроимпульсов и их выделение на выходе синхроселектора.

Claims (1)

  1. Формула изобретени 
    Синхроселектор, содержащий входно конденсатор, первый вьшод которого
    Редактор О. Бугир
    Составитель. Федотов
    Техред Л.Олейник Корректор. А. Т ско
    Заказ 1334/61 Тираж 624 Подписное ВНИИПИ Государственного комитета СССР
    по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб. , д.. А/5
    Филиал ППП Патент, г. Ужгород, ул. Проектна ,
    201384
     вл етс  входом синхроселектора, а второй вывод соединен с первьм входом первого порогового блока, второй вход которого заземлен, ключ,
    5 вход которого соединён с вторым выводом входного конденсатора и с первым входом второго порогового блока , делитель напр жени , первый вход которого соединен с выходом ключа, вто0 рой вход заземлен, а выход соединен с вторым входом второго порогового блока, выход которого  вл етс  выходом синхроселектора, пиковый детектор уровн , выход которого через ре15 зистор обратной св зи соединен с первым входом первого порогового блока, отличающийс  тем, что, с целью повышени  точности селекции синхроимпульсов при воздействии низ20 кочастотной помехи, в него введены элемент ШТИ-НЕ, первый вход которого соединен с выходом первого порогового блока, второй вход - с выходом второго порогового блока и управл ющим вхо5 дом ключа, а выход - с входом пикового детектора, и резистор разр да пикового детектора, включеиньв между выходом пикового детектора и вторым входом ключа.
SU843759138A 1984-05-16 1984-05-16 Синхроселектор SU1220138A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843759138A SU1220138A1 (ru) 1984-05-16 1984-05-16 Синхроселектор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843759138A SU1220138A1 (ru) 1984-05-16 1984-05-16 Синхроселектор

Publications (1)

Publication Number Publication Date
SU1220138A1 true SU1220138A1 (ru) 1986-03-23

Family

ID=21126111

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843759138A SU1220138A1 (ru) 1984-05-16 1984-05-16 Синхроселектор

Country Status (1)

Country Link
SU (1) SU1220138A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 886314, кл. Н 04 N 5/08, 1981. *

Similar Documents

Publication Publication Date Title
US4866301A (en) Controlled slew peak detector
US4255715A (en) Offset correction circuit for differential amplifiers
US4485317A (en) Dynamic TTL input comparator for CMOS devices
US5386152A (en) Power-on reset circuit responsive to a clock signal
US4992674A (en) Controlled slew peak detector
EP0015554A1 (en) Comparator circuit
SU1220138A1 (ru) Синхроселектор
US4170026A (en) Circuitry for line recognition of a television signal
EP0737412A1 (en) Defective earth testing for an electric fence energizer
US4178585A (en) Analog-to-digital converter
US4635037A (en) Analog to digital converter
KR100314165B1 (ko) 펄스 발생 장치
JPS56154880A (en) Solid-state image sensor
US5128568A (en) Self-biasing timing circuit for achieving long time delays
SU1385326A1 (ru) Синхроселектор
SU1562965A1 (ru) Нуль-орган
SU898368A2 (ru) Устройство след щей блокировки аппаратуры акустического каротажа
US4846579A (en) Frequency-voltage converting circuit
KR910009045Y1 (ko) 신호 및 잡음 검출회로
US4496855A (en) High voltage level detector and method
KR900002361Y1 (ko) 디지탈 클럭 신호 감시회로
SU1225019A1 (ru) Устройство измерени логарифмического декремента затухани
SU1527706A1 (ru) Одновибратор
SU1030997A2 (ru) Устройство фиксации уровн сигнала
SU1456960A1 (ru) Сигнатурный анализатор