SU1203565A1 - Device for transmission and reception of multilevel signals - Google Patents
Device for transmission and reception of multilevel signals Download PDFInfo
- Publication number
- SU1203565A1 SU1203565A1 SU833635829A SU3635829A SU1203565A1 SU 1203565 A1 SU1203565 A1 SU 1203565A1 SU 833635829 A SU833635829 A SU 833635829A SU 3635829 A SU3635829 A SU 3635829A SU 1203565 A1 SU1203565 A1 SU 1203565A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- source
- linear block
- information
- output
- input
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
1 one
Изобретение относитс к электросв зи , в частности к передаче информации в однородных вычислительны структурах, и может быть использовано при построении минисетей передачи данных на основе мноГоуровне- схем большой степени интеграции .The invention relates to telecommunications, in particular, to the transmission of information in homogeneous computing structures, and can be used to construct data transfer mini networks based on multi-level schemes of a large degree of integration.
Целью изобретени вл етс повышение пропускной способности уст- .ройства.The aim of the invention is to increase the capacity of the device.
На фиг. 1 показана структурна схема предлагаемого устройстваJ на фиг. 2 - принципиальна схема дешифратора многоуровневого сигнала, на фиг. 3 - принципиальна схема коммутатора многоуровневого сигналаj на фиг. 4 - структурна схема мини- сети, передачи данных на основе устройств передачи и приема многоуровневых сигналов.FIG. 1 shows a block diagram of the proposed deviceJ in FIG. 2 is a schematic diagram of a multi-level signal decoder; in FIG. 3 is a schematic diagram of the multi-level switch j in FIG. 4 is a block diagram of a mini-network, data transmission based on devices for transmitting and receiving multi-level signals.
Устройство дл передачи и приема многоуровневых сигналов содержит фиг. линейные блоки 1 и 2, выполненные на дешифраторах 3 и коммутаторах 4, источник 5 опорных токов , вьшолненный на многоколлекторном транзисторе 6, источники 7 базовых токов, выполненные на многоколлекторных транзисторах 8 и 9, источники (потребители 10 информации, втора и треть линии 11 св зи и перва лини 12 св зи.A device for transmitting and receiving multi-level signals comprises FIG. linear blocks 1 and 2, made on decoder 3 and switches 4, source 5 reference currents, executed on a multi-collector transistor 6, sources 7 of base currents, made on multi-collector transistors 8 and 9, sources (information consumers 10, second and third lines 11 st zi and first line 12 communication.
Дешифратор 3 содержит Гфиг, 2} транзисторы 13-18.The decoder 3 contains Gfig, 2} transistors 13-18.
Коммутатор 4 содержит, (фиг. З) транзисторы 19 и проводной блок 20 пам ти, включающий точки 21 программируемых соединений.Switch 4 contains (FIG. 3) transistors 19 and a wired memory block 20 including points 21 of programmable connections.
Минисеть передачи данных (фиг.4 содержит узлы 22 приемопередачи. Устройство работает следующим образом.The data transfer mini-network (Fig. 4 contains transceiver nodes 22). The device operates as follows.
Информационный многоуровневый сигнал с выхода источника 10 узла 22 приемопередачи поступает на информационный вход, дешифратора 3 многоуровневого сигнала линейного блока 1. На входы питани дешифратора 3 поступают токи питани & выхода источника 10 информации. Рассмотрим пример, когда информационный сигнал представлен четьфехуров- невым кодом (0,1,2,3), базовые сигналы имеют следующие значени на входах дешифратора 3: 3 0,5J 1,5 2,5. Транзистор 13 выполн ет функцию четырехуровневой инверсии, например последобательность 0,1,2,3The information multilevel signal from the output of the source 10 of the transceiver node 22 is fed to the information input of the multi-level signal decoder 3 of the linear unit 1. The power inputs of the decoder 3 receive the power currents & output source 10 information. Consider an example, when the information signal is represented by a four-level code (0,1,2,3), the basic signals have the following values at the inputs of the decoder 3: 3 0.5 J 1.5 2.5. The transistor 13 performs the function of a four-level inversion, for example, a sequence of 0,1,2,3
035652035652
преобразуетс в последовательность 3,2,1,0. Инвертированный сигнал по трем шинам поступает на три транзистора (пороговых детектора) 14-16,is converted to the sequence 3,2,1,0. The inverted signal on three buses goes to three transistors (threshold detectors) 14-16,
, .пороги которым задаютс с входов питани и равны 0,5; 1,5 и 2,5 соответственно . В схеме из транзисторов 14-18 происходит дешифраци , т.е. преобразование четырехуровневогоThe thresholds are set from the power inputs and are equal to 0.5; 1.5 and 2.5, respectively. In the circuit of transistors 14-18, decoding occurs, i.e. four-level transform
)0 сигнала в унитарньй двоичный код, в котором каждому значению информационного сигнала из набора 0,1,2,3 ставитс в Соответствие один из четырех выходов дешифратора 3, сосJ5 то ние которого отличаетс от состо ни остальных трех выходов, В данном случае этот выход не потребл ет ток, а остальные три - отбирают ток с входа коммутатора 4. Вслед2Q ствие этого лишь один транзистор 19 из четырех коммутатора 4 будет открыт, а у остальных трех токи инжекторов, поступающие со стороны входов питани от источника 7 базо25 вых токов, будут отбиратьс коллекторами транзисторов 14-18 дешифратора 3.) 0 signal to the unitary binary code, in which each value of the information signal from the set 0,1,2,3 corresponds to one of the four outputs of the decoder 3, the state of which is different from the state of the other three outputs. In this case, this output does not consume current, and the remaining three take the current from switch 4 input. Subsequently, only one transistor 19 out of four switch 4 will be open, and the other three injectors coming from the power inputs from the source 7 of the base currents select team ramie transistors 14-18 decoder 3.
В зависимости от числа соединенных коллекторов открытого транзистора 19 с выходом проводного блока 20 пам ти, задаваемого числом точек программируемых соединений 21 (0,1,2 или 3 точки), на выходе коммутатора 4 формируетс ток, со-- ответствующий одному из четырехDepending on the number of connected collectors of the open transistor 19 with the output of the wired memory block 20, specified by the number of points of the programmable connections 21 (0,1,2 or 3 points), a current is formed at the output of the switch 4 corresponding to one of the four
значений многозначного сигнала- (0,1,2, или З). Следует отметить, что значени алфавита информационных и базовых сигналов, вырабатьша- емых источниками (потребител ми) 10 values of a multi-valued signal- (0,1,2, or H). It should be noted that the values of the alphabet of information and basic signals produced by sources (consumers) 10
информации узлов 22 приемопередачи , как правило, вл ютс различными вследствие технологического разброса параметров компонентов схем, изготовленных на различных кристал лах. The information of the transceiver nodes 22 is usually different due to the technological variation of the parameters of the components of the circuits manufactured on different crystals.
Таким образом, любому значению информационного сигнала из набора 0,1,2,3 в алфавите, заданном источником (потребителем) 10 передающе го линейного блока 1 стааит в соответствие лобое значение из набора 0,1,2, задаваемое блоком 20 пам ти , в алфавите, сформированном в источнике 7 базовых токов и задан55 ном значением опорного тока из источника 5 опорных токов. Далее, четырехзначный сигнал цд линии 12 св зи поступает на вход приемногоThus, to any value of the information signal from the set 0,1,2,3 in the alphabet specified by the source (consumer) 10 of the transmitting linear unit 1, the total value from the set 0,1,2 set by the memory unit 20 becomes the alphabet formed in the source 7 base currents and given the 55th nominal value of the reference current from the source 5 reference currents. Next, a four-digit signal from the link line 12 is fed to the input of the receiving
30thirty
33
блока 2, где происход т преобразовани сигнала, аналогичные тем, что произошли в передающем блоке 1 с той лишь разницей, что значение сигнала в алфавите, задаваемом опорным сигналом , ставитс в соответствие, согласно информации в блоке 20 пам ти , сигнал в алфавите источника (потребител ) 10 информации приемной схемы. В итоге устройство передает информационные сигналы с выхода источника 10 информации передающей многоуровневой схемы на вход потребител 10 информации приемной многоуровневой схемы с двойным функциональным преобразованием, информаци о котором хранитс в блоках 20 пам ти универсальных многоуровневых линейных блоков 1 и 2, из алфавита передающей схемы в алфавит приемной схемы с промежуточным преобразованием сигналов в алфавите источника 5 опорных токов. В случае большого числа многоуровневых схем устройство обеспечивает передачу данных между всеми источниками (потребител ми) 10, преобразу сигналы из алфавитов переда03565unit 2, where signal transformations similar to those that occurred in transmitting unit 1 occur, with the only difference that the signal value in the alphabet specified by the reference signal is matched, according to information in memory block 20, the signal in the source alphabet ( consumer) 10 information reception scheme. As a result, the device transmits information signals from the output of the information source 10 of the transmitting multilevel circuit to the input of the consumer 10 information of the receiving multilevel circuit with double functional conversion, information about which is stored in memory blocks 20 of the universal multilevel linear blocks 1 and 2, from the alphabet of the transmitting circuit into the alphabet receiving circuit with an intermediate signal conversion in the alphabet of the source 5 reference currents. In the case of a large number of multilevel circuits, the device provides data transfer between all sources (consumers) 10, converting signals from alphabets to transfer
юпщх схем в алфавиты приемных схем с одновременным вьшолнением функциональных преобразований, заданных блоками 20 пам ти многоуровневых 5 линейных блоков 1 и 2 Св зи.Upsch circuits into alphabets of receiving circuits with simultaneous execution of functional transformations defined by blocks 20 of memory of multilevel 5 linear blocks 1 and 2 Connections.
Наличие источника 5 опорных токов и источников 7 базовых токов уменьшает ч сАо линии св зи дл передачи опорных сигналов по сравнению 10 с известным устройством.The presence of a source of 5 reference currents and sources of 7 base currents reduces the communication link frequency for the transmission of reference signals compared to 10 with a known device.
Построение передающего и приемного устройств на основе универсального многоуровневого линейного блока сокращает аппаратурные затра- 15 ты на обмен данных, поскольку в этих блоках осуществл ютс функциональные преобразовани сигналов, что позвол ет перенести на них часть функциональной нагрузки многоуровневых 20 схем.Building transmitting and receiving devices on the basis of a universal multi-level linear block reduces hardware costs for data exchange, because these blocks carry out functional signal conversion, which allows transferring part of the functional load of multi-level 20 circuits to them.
Таким образом, предложенное устройство требует лишь аппаратурных- затрат на построение источника 5 опорных токов и источников 7 базо- 25 вых токов при значительном уменьшении числа линий св зи,что равно значно увеличению пропускной способности устройства.Thus, the proposed device requires only hardware-based costs for building a source of 5 reference currents and sources of 7 basic currents with a significant decrease in the number of communication lines, which is equal to an increase in the capacity of the device.
Риг. fRig. f
Фиг. 2FIG. 2
ItIt
2020
А,BUT,
-)-)
1313
Фиг.ЗFig.Z
f - f .f - f.
I I I I I I I I
t-- t.t-- t.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833635829A SU1203565A1 (en) | 1983-08-19 | 1983-08-19 | Device for transmission and reception of multilevel signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833635829A SU1203565A1 (en) | 1983-08-19 | 1983-08-19 | Device for transmission and reception of multilevel signals |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1203565A1 true SU1203565A1 (en) | 1986-01-07 |
Family
ID=21079424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833635829A SU1203565A1 (en) | 1983-08-19 | 1983-08-19 | Device for transmission and reception of multilevel signals |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1203565A1 (en) |
-
1983
- 1983-08-19 SU SU833635829A patent/SU1203565A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № В24186, кл. G 06 F 3/06, 1978. Патент US № 4101734, кл. 178/68, 1978. ,(54)(57) 1. УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА МНОГОУРОВНЕВЫХ СИГНАЛОВ, содержащее на передающей стороне линейный блок, информационный вход которого подключен к информационно му выходу источника информации, выход линейного блока передающей стороны соединен с входом первой линии св зи, на приемной стороне - линейньй блок и источник базовых токов, выходы источника базовых токов соединены с соответствующими первыми входами питани линейного блока, информационный вход и выход линейного блока приемной стороны соединены соответственно с вь ходом первой линии св зи и входом потребител информации, и источник опорных токов, первый выход которого соединен через вторую линию св зи с входом источника базовых токов при- . емной стороны, отличающеес тем, что, с целью повышени пропускной способности, в -него введены треть лини св зи и на передающей стороне - источник базовых токов, первые и вторые входы * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9692555B2 (en) | Vector signaling with reduced receiver complexity | |
US5793816A (en) | Method of transferring data between subsystems of a computer system | |
US5166956A (en) | Data transmission system and apparatus providing multi-level differential signal transmission | |
US7184483B2 (en) | Technique for emulating differential signaling | |
US5986590A (en) | Antenna system | |
EP1830531B1 (en) | Precoding circuit and precoding-multiplexing circuit for realizing very high transmission rate in optical fiber communication | |
KR101982841B1 (en) | Data transmission apparatus, data reception apparatus, data transmission and reception system | |
US6769044B2 (en) | Input/output interface and semiconductor integrated circuit having input/output interface | |
SU1203565A1 (en) | Device for transmission and reception of multilevel signals | |
KR100253343B1 (en) | Direct- parallel select converter | |
US5644253A (en) | Multiple-valued logic circuit | |
US6175885B1 (en) | System for series to parallel conversion of a low-amplitude and high frequency signal | |
JPS60178716A (en) | Pulse code modulation converter | |
US6040709A (en) | Ternary signal input circuit | |
CN112416848B (en) | Source chip, destination chip, data transmission method and processor system | |
US5369656A (en) | Inverted drive design for VCSEL-based optical interconnects | |
JPS6347388B2 (en) | ||
EP1134894A2 (en) | Improvements in or relating to digital-to-analog converters | |
KR200169671Y1 (en) | Input signal comparator | |
KR0143008B1 (en) | An address receiving apparatus in serial data communication | |
JP2000115261A (en) | Data transmission system | |
SU1180947A1 (en) | Device for reception and transmission of signals | |
JPS6382038A (en) | Digital communication system | |
KR980013167A (en) | A system for transmitting multiple-valued logic data | |
JPS60199235A (en) | Code converting circuit |