SU1203544A1 - Device for executing arithmetic commutative operations - Google Patents

Device for executing arithmetic commutative operations Download PDF

Info

Publication number
SU1203544A1
SU1203544A1 SU843746401A SU3746401A SU1203544A1 SU 1203544 A1 SU1203544 A1 SU 1203544A1 SU 843746401 A SU843746401 A SU 843746401A SU 3746401 A SU3746401 A SU 3746401A SU 1203544 A1 SU1203544 A1 SU 1203544A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
universal
output
inputs
group
Prior art date
Application number
SU843746401A
Other languages
Russian (ru)
Inventor
Игорь Анатольевич Сумцов
Original Assignee
Sumtsov Igor A
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumtsov Igor A filed Critical Sumtsov Igor A
Priority to SU843746401A priority Critical patent/SU1203544A1/en
Application granted granted Critical
Publication of SU1203544A1 publication Critical patent/SU1203544A1/en

Links

Description

Изобретение относитс  к вычислительной технике и .может быть исполь , зовано в аналоговых вычислительных системах, машинах и устройствах, а также в устройствах управлени  и регулировани  разнообразного назначени  .The invention relates to computing technology and can be used in analog computing systems, machines and devices, as well as in control and regulation devices for various purposes.

Целью изобретени   вл етс  распш рение функциональных возможностей устройства путем обеспечени  непрерывного управлени  выполн емыми операци ми.The aim of the invention is to expand the functionality of the device by providing continuous control of the operations performed.

На чертеже приведена схема предлагаемого устройства дл  случа , когда число информационных входов равно трем.The drawing shows a diagram of the proposed device for the case when the number of information inputs is three.

Устройство содерзкит первую групп универсальных функциональных преобразователей 1, группу двухвходовых сумматоров 2. вторую группу универсальных функциональных преобразователей 3, многовходовый сумматор 4, дополнительный универсальный функциональный преобразователь 5, дополнительный двухвходовьй сумматор 6, универсальный функциональный преобразователь 7 и инвертор 8, соединенные по приведенной схеме.The device contains the first group of universal functional converters 1, a group of two-input adders 2. the second group of universal functional converters 3, a multi-input adder 4, an additional universal functional converter 5, an additional two-input adder 6, a universal functional converter 7 and an inverter 8, connected according to the above diagram.

Рассмотрим работу устройства на примере настройки универсальных функциональных преобразователей 1 и 5 на воспроизведение гиперлогарифмических , а преобразователей 3 и 7 гиперэкспоненциальных функций.Consider the operation of the device on the example of setting universal functional transducers 1 and 5 to play hyperlogarithmic, and transducers 3 and 7 hyperexponential functions.

На информационные входы 9-11 (X ,, у и 2 ) устройства поступают сигналы, над которыми необходимо выполнить коммутативную обобщенную операцию,, например просуммировать их или перемножить. Значение ступени коммутативной обобщенной операции задаетс  по входу 12 задани  вьшолн емой операции (ot), причем сложению, т.е. первой ступеьш, соответствует нулевое значение сигнала на входе 12, а умножению, т.е., второй ступени, - единичное значение сигнала. Ступени oi +1 соответствует значение сигнала ot . Входные сигналы можно считать положительными . Ступень операции может быть равна 2 или ниже, включа  отрицательны значени . Если ступень выше 2, то входные сигналы должны удовлетвор т дополнительным услови мj ограничивающим их снизу. Так, при ступени 3 входные сигналы должны быть не меньше единичного положительного значеThe information inputs 9-11 (X, y and 2) of the device receive signals over which it is necessary to perform a commutative generalized operation, for example, to sum them up or multiply. The value of the step of a commutative generalized operation is given by the input 12 of the task for the operation being performed (ot), and addition, i.e. the first step corresponds to the zero value of the signal at input 12, and multiplication, that is, the second stage, corresponds to the single value of the signal. Stage oi +1 corresponds to the value of the signal ot. Input signals can be considered positive. The operation step may be 2 or lower, including negative values. If the stage is higher than 2, then the input signals must satisfy additional conditions that limit them from below. So, at stage 3, the input signals must be not less than a single positive value.

5five

00

5five

00

5five

00

ни . При ступени, равной 4, сигналы должны быть не меньше е 2,71828 и т.п. При ступени ниже 2 входные сигналы могут принимать и отрицательные значени , а при ступени 1 и ниже ограничений на входные сигналы нет. Функциональный преобразователь дл  воспроизведени  гиперлогарифмической зависимости преобразует сигнал , дава  на выходе сигнал, равньш гиперлогарифму от сигнала на входе. Функци  гиперлогарифма может быть определена функциональным уравнением giplnx gipln(ln х) + 1, (1)neither With a step equal to 4, the signals must be at least e 2.71828, etc. At a step below 2, the input signals can take on negative values, and at a step of 1 and below, there are no restrictions on the input signals. A functional transducer for reproducing hyper-logarithmic dependence transforms the signal, giving the output a signal equal to the hyperlog of the signal at the input. The hyperlog function can be defined by the functional equation giplnx gipln (ln x) + 1, (1)

где gipln X - обозначение дл  гиперлогарифмической функции ,where gipln X is the designation for the hyperlog function,

1п л - натуральный логарифм, В классе аналитических функций гиперлогарифмическа  функци  олреде- л етс  однозначно. При реализации гиперлогарифмических функциональных преобразователей можно воспользоватьс  методом сплайн-функций, задав функцию-только на интервале О, 11 а вне этого интерва,ла определ ть значение функции из функционального уравнени  (1) путем предвари-тельного логарифмировани  или экспоненцирова- ни  аргумента нужное число раз дл  приведени  его к интервалу О, lj . На интервале Го, Л гиперлогарифмическа  функци  может быть задана в виде полинома с любой требуемой степенью точности. Так, при использовании степени полинома п 10 на интервале О, lj гиперлогарифмическа  функци  может быть вычислена по формуле1n - natural logarithm. In the class of analytic functions, the hyperlogarithmic function is uniquely defined. When implementing hyperlogarithmic functional converters, you can use the spline function method, specifying the function-only on the interval O, 11 and outside this interval, determine the value of the function from the functional equation (1) by pre-logarithmizing or exponentiating the argument the necessary number of times to bring it to the interval O, lj. On the interval Go, L, the hyperlogarithmic function can be specified as a polynomial with any desired degree of accuracy. So, when using the degree of the polynomial p 10 on the interval O, lj, the hyperlogarithmic function can be calculated by the formula

00

5five

giplnx 0,9161324502954-х + +0,2488641006781 Х2+ +(-0,1118364223775)-ХЭ- 0,0931585984031х + +0,0139505408541-х + +05,0368895758333- х - -0,0001945930294 Х - -0,0176724455840 +0,00818690133б 23 х - -0,0011615096029 -х .giplnx 0,9161324502954-x + 0.2488641006781 + X2 + (- 0.1118364223775) -HE- 0,0931585984031h + 0.0139505408541-x + x + 05,0368895758333- - -0.0001945930294 X - -0.0176724455840 + 0.00818690133b 23 x - -0.0011615096029's.

Это выражение получено из услови  Непрерывности функции и ее производных вплоть до дев того пор дка в точках склейки сплайн-функции.This expression is obtained from the condition of the Continuity of the function and its derivatives, up to ninth order at the gluing points of the spline function.

Гиперэкспоненциальные преобразователи 3 и 7 выполн ют преобразование, обратное преобразованию блоков 1 и 5.Hyper exponential converters 3 and 7 perform the inverse transformation of blocks 1 and 5.

Если сигнал на входе 12 устройства равен нулю, то сумматоры 2 и дополнительный сумматор 6 выполн ют тождественное преобразование, и поэтому сигналы на соответствующих входах сумматора 4 равны соответствующим сигналам на входах 9-11 устройства, а сигнал на выходе 13 устройства равен сигналу на выходе сумматора 4 и поэтому равен сумме входных сигналов. При этом гиперлогарифмические преобразовани  в преобразовател х 1 и 5 нейтрализуютс  гиперэкспоненциальными преобразовани ми в преобразовател х 3 и 7 соответственно . Устройство в целом работает в режиме сумматора.If the signal at the device input 12 is zero, then the adders 2 and the additional adder 6 perform the same conversion, and therefore the signals at the corresponding inputs of the adder 4 are equal to the corresponding signals at the device inputs 9-11, and the signal at the output 13 of the device is equal to the signal at the output of the adder 4 and therefore equal to the sum of the input signals. In this case, the hyperlogarithmic transformations in converters 1 and 5 are neutralized by hyperexponential transformations in converters 3 and 7, respectively. The device as a whole works in adder mode.

Если сигнал 06 на входе 12 равен единичному значению, то после гиперлогарифмировани  входных сигналов в преобразовател х 1 сигналы с их выходов уменьшены на единицу в сумматорах 2, после чего они подвергаютс  гиперэкспоненцированию в преобразовател х 3. Из функционального уравнени  (1) видно, что при этом все цепочки из преобразователей 1 и 3 и сумматоров 2 в целом осуществл ют операции логарифмировани  входных сигналов. При этом на выходе сумматора 4 получаетс  сумма логарифмов входных сигналов устройства, а на выходе устройства получаетс  произведение входных сигналов, так как цепочка преобразователей 5 и 7 и сумматора 6 дает операцию, обратную логарифмированию (формула (1) при ).If signal 06 at input 12 is equal to a single value, then after hyperlogging of the input signals in converters 1, the signals from their outputs are reduced by one in adders 2, after which they are overexposed in converters 3. From the functional equation (1) it can be seen that In this case, all the chains of converters 1 and 3 and adders 2 as a whole perform logarithmic operations of the input signals. At the same time, the sum of the logarithms of the input signals of the device is obtained at the output of the adder 4, and the product of the input signals is obtained at the output of the device, since the chain of transducers 5 and 7 and the adder 6 performs the inverse operation of the logarithm (formula (1) at).

I Если сигнал oi на входе 12 равен 2, то цепочки из преобразователей 1 и 3 и сумматоров 2 в целом выполн ют операцию двойного логарифмировани , а цепочка из преобразователей 5 и 7I If the signal oi at input 12 is 2, then the strings of converters 1 and 3 and adders 2 as a whole perform a double-logarithm operation, and the strings of converters 5 and 7

и сумматора 6 дает операцию двойного экспоненцио нировани .В итоге устрой- во в целом выполн ет операцию возведени  в степень. Если х и у - сигналы на двух входах, а z сигнал на выходе устройства, тоand adder 6 gives a double exponentiation operation. As a result, the device as a whole performs the exponentiation operation. If x and y are signals at two inputs, and z is a signal at the output of the device, then

iOiO

Z XZ x

лу ЕпхLou Eph

При дробных значени х сигнала об на-входе 12 устройство вьшолн ет соответствующие промежуточные коммутативные операции. Так, при значении сигнала с 0,5 выполн етс  опера-, ци , средн   между сл:ожением и умножением . Использование таких операций (нецелых ступеней), расшир ет возможности аналитического огшсани  физических процессов, позвол ет использовать в системах управлени  и регулировани  более широкий класс функций и непрерьшно управл ть структурой регул торов и других подобных устройств.Так,использование последовательного соединени  р да элементов или блоков с заданными передаточными функци ми в каналах регулировани  позвол ет получить результирующую передаточную функцию в виде произведени  операторных коэффициентов передачи отдельных звеньев, а параллельное соединение каналов дает сложение передаточных функций отдельных каналов. Таким образом, операции, промежуточные между умножением и сложением , соответствуют структурам, промежуточным между последовательньм и параллельным соединением, причем переход от одних структур к другим может осуществл тьс  непрерывно.At fractional values of the signal about the input 12, the device performs the corresponding intermediate commutative operations. So, with the value of the signal from 0.5, the operation-, chi, average between the word expansion and multiplication is performed. The use of such operations (non-integer stages), expands the possibilities of analyzing the stagnation of physical processes, allows a wider class of functions to be used in control and regulation systems and continuously controls the structure of regulators and other similar devices. Thus, the use of a series connection of elements or blocks with specified transfer functions in the control channels, the resulting transfer function is obtained as a product of the transmission operator coefficients links, and the parallel connection of channels gives the addition of the transfer functions of individual channels. Thus, the operations intermediate between multiplication and addition correspond to structures intermediate between sequential and parallel connections, and the transition from one structure to another can be carried out continuously.

Составитель А.Маслов- Редактор О.Юрковецка  ТехредOl-MMKemCompiled by A. Maslov- Editor O. Yurkovetska TehredOl-MMKem

8419/53 Тираж 709Подписное8419/53 Circulation 709Subscription

О ABOUT

ВНИИПИ Государственного комитета СССРVNIIPI USSR State Committee

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д,4/5for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5

Филиал ШШ Патент, г.Ужгород, ул.Проектна , 4Branch ShSh Patent, Uzhgorod, Proektna St., 4

Корректор И.ЭрдейиProof-reader I.Erdeyi

Claims (1)

УСТРОЙСТВО ДЛЯ ВЫПОЛНЕНИЯ АРИФМЕТИЧЕСКИХ КОММУТАТИВНЫХ ОПЕРАЦИЙ, содержащее первую группу универсальных функциональных преобразователей, входы которых являются соответствующими информационными входами устройства, многовходовый сумматор и универсальный функциональный преобразователь, выход которого является выходом устройства, отличающееся тем, что, с целью расширения функциональных возможностей путем обеспечения непрерывного управления выполняемыми операциями, оно содержит вторую группу универсальных функциональных преобразователей, группу дйухвходовых сумматоров, инвертор , дополнительный универсальный функциональный преобразователь и дополнительный двухвходовый сумматор, iвходы и выход которого подключены соответственно к выходу дополнительного универсального функционального преобразователя, входу задания вида выполняемой операции устройства и входу универсального функционального преобразователя, одни входы группы двухвходовых сумматоров соединены с выходами соответствующих универсальных функциональных преобразователей первой группы, их другие входы объединены и подключены через инвертор к входу задания вида выполняемой операции устройства, а выходы через соответствующие универсальные функциональные преобразователи второй группы подсоединены к соответствующим входам многовходового сумматора, подключенного выходом к входу дополнительного универсального функционального преобразователя.DEVICE FOR PERFORMING ARITHMETIC COMMUTATIVE OPERATIONS, containing the first group of universal functional converters, the inputs of which are the corresponding information inputs of the device, a multi-input adder and a universal functional converter, the output of which is the output of the device, characterized in that, in order to expand the functionality by providing continuous control of operations, it contains the second group of universal functional transformations a combination of dual input adders, an inverter, an additional universal functional converter and an additional two-input adder, the inputs and output of which are connected respectively to the output of an additional universal functional converter, an input for specifying the type of operation of the device and the input of a universal functional converter, one input of a group of two-input adders is connected to outputs corresponding universal functional converters of the first group, their other s inputs are combined and connected through an inverter to an input device executed job type operation, and outputs through the corresponding universal functional transducers of the second group are connected to respective inputs of multi-input adder, the output connected to the input of the additional functional universal converter. 1 1eleven
SU843746401A 1984-04-09 1984-04-09 Device for executing arithmetic commutative operations SU1203544A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843746401A SU1203544A1 (en) 1984-04-09 1984-04-09 Device for executing arithmetic commutative operations

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843746401A SU1203544A1 (en) 1984-04-09 1984-04-09 Device for executing arithmetic commutative operations

Publications (1)

Publication Number Publication Date
SU1203544A1 true SU1203544A1 (en) 1986-01-07

Family

ID=21121181

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843746401A SU1203544A1 (en) 1984-04-09 1984-04-09 Device for executing arithmetic commutative operations

Country Status (1)

Country Link
SU (1) SU1203544A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Справочник по аналоговой вычислительной технике. / Под ред. Г.Е.Пухова. Киев: Техника, 1975, с. 135- 150. Верлань А.Ф. и др. Электронные функ.циональные преобразователи систем автоматики. Киев: Техника, 1981, с. 110, рис. 31,8 . *

Similar Documents

Publication Publication Date Title
US3789199A (en) Signal mode converter and processor
JPS6347874A (en) Arithmetic unit
US4130878A (en) Expandable 4 × 8 array multiplier
KR880014470A (en) Apparatus and method for performing shift operation in multiplier array circuit
US4740906A (en) Digital lattice filter with multiplexed fast adder/full adder for performing sequential multiplication and addition operations
SU1203544A1 (en) Device for executing arithmetic commutative operations
US4142242A (en) Multiplier accumulator
US5751618A (en) Arithmetic circuit
US5047973A (en) High speed numerical processor for performing a plurality of numeric functions
US4695970A (en) Linear predictive coding technique with interleaved sequence digital lattice filter
US7565387B1 (en) Systems and methods for configuring a programmable logic device to perform a computation using carry chains
SU752334A1 (en) Device for raising to the power
SU800997A1 (en) Digital matrix compulating unit
SU501369A1 (en) Multichannel measuring system
SU960806A1 (en) Device for computing polynoms
JPS62154029A (en) Multiplier circuit
SU491950A1 (en) Binary arithmetic unit
SU734705A1 (en) Special-purpose processor
RU2054709C1 (en) Device for multiplication of numbers represented in position code
SU1462302A1 (en) Computing system
SU783796A2 (en) Multichannel digital filter
SU1107134A2 (en) Device for executing orthogonal walsh-adamard transform of digital signals
SU962973A1 (en) Device for computing polynomial values
SU1564617A2 (en) Device for extraction of square root
JPH0414173A (en) Fixed point product sum computing element