SU1197134A1

SU1197134A1 - Демодул тор сигналов однократной относительной фазовой телеграфии

Info

Publication number: SU1197134A1
Application number: SU843770536A
Authority: SU
Inventors: Владимир Михайлович Сафронов
Original assignee: Предприятие П/Я Г-4391
Priority date: 1984-07-09
Filing date: 1984-07-09
Publication date: 1985-12-07

Description

«

Изобретение относитс к радиосвзи и может найти применение при приеме сигналов дискретной информации с нестабильной частотой несуще

Целью изобретени вл етс повышение помехоустойчивости с нестабильной частотой несущей.

На чертеже изображена структурно-электрическа схема устройства.

Устройство содержит два основны канала 1 обработки сигналов, каждый из которых содержит первый перемножитель 2, интегратор 3 и второй перемножитель 4, а также первы блок 5 пам ти, первый фазовращатель 6, сумматор 7, пороговый блок 8, удвоитель 9 частоты, два дополнительных канала Ю обработки сигнлов , каждый из которых содержит перемиожитель 11 и интегратор 12, а также второй блок 13 пам ти и второй фазовращатель 14.

Демодул тор сигналов однократной относительной фазовой телеграфии работает следующим образом.

Демодулируемый сигнал поступает на первые входы первых перемножителей 2 основных каналов 1 обработки сигналов непосредственно, а на BTopbte входы - через первый бло 5 пам ти и первый фазовращатель 6.

При отсутствии скачка фазы между соседними посылками напр жени на выходах первых перемножителёй 2 равны

k cos cot cos(wt - QT)

kco50)i-cos(cot-UT+ I j

где t - текущее врем J

to - частота несущей J

Т - интервал задержки;

k - коэффициент передачи. После интегрировани в интеграторах 3 «а интервале длительностью Т соответствующие .напр жени равны

l,COSWT k,C06Cfo 5 k, t)T Х, in ,

a при наличии скачка фазы между соседними посыпками ,

l,C05(jiT4-u f-Kco6COT -K,COS k, Sin (.WT + T) - К sin ЫТ - К,

Демодулированный сигнал поступает также на вход удвоител 9 частоты , с выхода которого сигнал с удвоенной частотой 2 Ыи сн той фазовой манипул цией поступает на входы

197134

дополнительных каналов 10 обработки сигналов и вход второго блока 13 пам ти на половину длительности посылки. Напр жени на выходах 5 интеграторов 12 дополнительньпс каналов 10 обработки сигналов равны

соТI

KjCosi-yr KjCoectlTtrK cosCpo

ыТ

.па-2- IizSfl Tn ц

независимо от наличи фазовой манипул ции (0, 1 ) в демодулируемом сигнале. При отсутствии шумов

.CDS COStfo

eirt tfo «« .

Напр жени с выходов интеграторов 12 дополнительных каналов 10 обработки сигналов поступают на входы соответствующих вторых перемножителей 4 и затем суммируютс в сумматоре 7. Напр жение на выходе сумматора 7 пропорционально

k:,KjCOS(foC06C| +K,k2e,(, К,КгСоб(ч1„-ц)о)

при отсутствии скачка фазы между соседними посылками и пропорционально

-lc,KjCQscpoC05 o-KjK,einq)

-K,K,C05ttfo-C .)

5 г

при наличии скачка фазы между соседними посылками. В отсутствии шумов.

ЧоЧо ( о) ® пр жение на выходе сумматора 7 пропорционально i К,К2.

Демодулируема информаци заключена в знаке напр жени на выходе сумматора 7 и выдел етс порогавым блоком 8, подключенным к выходу сумматора 7.

При слабых шумах мала веро тность ( ц - срдj т.е. мала веро тность ошибки, в то врем как сильные шумы привод т к увеличению

этой веро тности и соответствующему росту числа ошибок при демодулировании сигналов. Если частота несущей измен етс медленно, то интервал интегрировани интеграторов 12 дополнительных каналов 10 обработки сигналов может быть выбран значительно большим Т, что повьпиает точность формировани напр жений 3 V co5ff6 nkiStnU ; и помехоустойчивость предлагаемого демодул тора асимптотически приближаетс к поме1197134 хоустойчивости .автокоррел ционного приемника дл сигнала с известной частотой.

н

Claims

ДЕМОДУЛЯТОР СИГНАЛОВ ОДНОКРАТНОЙ ОТНОСИТЕЛЬНОЙ ФАЗОВОЙ ТЕЛЕГРАФИИ содержащий последова^:тельно соединенные первый блок памяти и фазовращатель, последовательно соединенные сумматор и пороговый блок и два основных канала обработки сигналов, каждый из которых содержит последовательно соединенные первый перемножитель, интегратор и второй перемножитель, при этом первые входы первых перемножителей основных каналов обработки сигналов и вход первого блока памяти объединены и являются входом демодулятора, выход первого блока памяти подключен к второму входу первого перемножителя одного основного канала обработки сигналов, выход первого фазовращателя подключен к второму входу первого перемножителя другого основного канала обработки сигналов, а выходы вторых перемножителей основных каналов обработки сигналов подключены к входам сумматора,отличающ и й с я тем, что, с целью повышения помехоустойчивости с нестабильной частотой несущей, в него введены удвоитель частоты, последовательно соединенные вторые блок памяти и фазовращатель и два дополнительных канала обработки сигналов, каждый из которых содержит последовательно соединенные перемножитель и интегратор, причем вход удвоителя частоты соединен с входом первого блока памяти, а выход - с входами второго блока памяти и с первыми входами перемножителей дополнительных каналов обработки сигналов, выход второго блока памяти подключен к второму входу перемножителя одного дополнительного канала обработки сигналов, выход второго фазовращателя подключен к второму входу перемножителя другого дополнительного канала обработки сигналов, а выход интегратора каждого дополнительного канала обработки сигналов . подключен к второму входу второго перемножителя соответствующего основного канала обработки сигналов.