SU1195421A1 - Триггер - Google Patents
Триггер Download PDFInfo
- Publication number
- SU1195421A1 SU1195421A1 SU843713705A SU3713705A SU1195421A1 SU 1195421 A1 SU1195421 A1 SU 1195421A1 SU 843713705 A SU843713705 A SU 843713705A SU 3713705 A SU3713705 A SU 3713705A SU 1195421 A1 SU1195421 A1 SU 1195421A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- nand
- elements
- bus
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
ТРИГГЕР, содержащий тактовую и информационную шины, шину управлени и семь элементов И-НЕ, выходы первого и второго элементов И-НЕ соединены соответственно с первыми входами второго и первого элементов И-НЕ, второй вход первого элемента И-НЕ соединен с первыми входами третьего и четвертого элементов И-НЕ, выход четвертого элемента И-НЕ соединен с первым входом п того элемента И-НЕ, выход которого соединен с вторым входом четвертого элемента И-НЕ и вторым входом третьего элемента И-НЕ, выход которого соединен с вторым входом второго элемента ИНЕ , тактова шина и шина управлени соединены соответственно с первым и вторым входами шестого элемента И-НЕ, выход которого соединен с первым входом седьмого элемента И-НЕ, третьим входом третьего элемента ИНЕ и вторым входом п того элемента И-НЕ, третий вход которого соединен с выходом первого элемента И-НЕ, отличающийс тем, что, с целью повьшени надежности и расширени функциональных возможностей, шина управлени и информационна шина соединены соответственно с вторым и третьим входами седьмого элемента И-НЕ, выход которого соединен с первым входом четвертого элемента И-НЕ, CP/ r,... 3 - СО ел 4i Ю
Description
Изобретение относится к микроэлектронике1 и может быть использовано в радиоэлектронных устройствах, в частности в цифровой технике.
Целью изобретения является повышение надежности и расширение функциональных возможностей.
Повышение надежности достигается путем уменьшения общего количества входов используемых элементов И-НЕ, а расширение функциональных возможностей - за счет введения управления подачей информационного сигнала.
На чертеже приведена функциональная схема синхронно-асинхронного DV-триггера.
Триггер содержит элементы И-НЕ
1-7, информационную шину 8, шину 9 ‘управления, тактовую шину 10 и выходные шины 11 и 12.
Выходы элементов И-НЕ 1 и 2 соединены соответственно с первыми входами элементов И-НЕ 2 и 1, второй вход последнего из которых соединен с первыми элементами И-НЕ 3 и 4, выход последнего из' которых соединен с первым входом элемента И-НЕ 5, выход которого соединен с вторым входом элемента И-НЕ 4 и вторым входом элемента И-НЕ 3, выход которого соединен с вторым входом элемента И-НЕ 2. Тактовая шина 10 и шина 9 управления соединены соответственно с первым и вторым входами элемента И-НЕ 6, выход которого соединен с первым входом элемента И-НЕ 7, третьим входом элемента И-НЕ 3 и вторым входом элемента И-НЕ 5, третий вход которого соединен с выходом элемента И-НЕ 1. Шина 9 управления и информационная шина 8 соединены соответственно с вторым и третьим входами элемента И-НЕ 7, выход которого соединен с первым входом элемента И-НЕ 4. Выходные шины 11 и 12/ соединены соответственно с выходами элементов И-НЕ 2 и 1.
Элементы И-НЕ 1 и 2 составляют выходной триггер, а элементы И-НЕ 4 и 5 - управляющий триггер.
Триггер работает следующим обра- зом.
Когда на шине 9 действует единичный сигнал (V = 1), то элементы И-НЕ z »6 и 7 разблокированы и функционирование триггера становитря возможным.
При отсутствии потенциала на шине и присутствии потенциала на шине (D-С = 1) на выходах элементов И-НЕ 1, 3, 4 и 6 присутствует единичный потенциал, а на выходах элемен15 тов И-НЕ 2, 7, 5 - нулевой потенци- ал, устройство находится в исходном состоянии.
При поступлении положительного фронта тактового импульса по шине 10 20 состояние выходного триггера на элементах И-НЕ 1 и 2 не изменяется, так что элементы И-НЕ 1, 7, 3, 5 имеют единичный выходной потенциал, а элементы И-НЕ 2, 4, 6 - нулевой потен25 циал, т.е. положительный фронт тактового сигнала не вызывает изменения состояния выходного триггера на элементах И-НЕ 1 и 2.
С изменением входного сигнала на шине 8 на нулевой (D = 0) выходной триггер перейдет в другое состог яние только по срезу (отрицательному фронту) тактового сигнала на шине 10, поэтому на выходах элементов 35 И-НЕ 2, 7, 5, 6 будет единичный потенциал, а на выходах элементов И-НЕ 1, 3, 4 - нулевой потенциал.
Переход устройства в нулевое состояние возможен сразу после измене40 ния в еДиниЧУ йнформационного сигнала на шине 8, после чего устройство переходит в исходное нулевое состояние при отсутствии сигнала на шине 10, т.е. реализуется синхронно-асин45 хронный режим работы триггера с дополнительным управлением входным сигналом .
Claims (1)
- ТРИГГЕР, содержащий тактовую и информационную шины, шину управления и семь элементов И—НЕ, выходы первого и второго элементов И-НЕ соединены соответственно с первыми входами второго и первого элементов И-НЕ, второй вход первого элемента И-НЕ соединен с первыми входами третьего и четвертого элементов И-НЕ, выход четвертого элемента И-НЕ соединен с первым входом пятого элемента И-НЕ, выход которого соединен с вторым входом четвертого элемента И-НЕ и вторым входом третьего элемента И-НЕ, выход которого соединен с вторым входом второго элемента ИНЕ, тактовая шина и шина управления соединены соответственно с первым и вторым входами шестого элемента И-НЕ, выход которого соединен с первым входом седьмого элемента И-НЕ, третьим входом третьего элемента ИНЕ и вторым входом пятого элемента И-НЕ, третий вход которого соединен с выходом первого элемента И-НЕ, отличающийся тем, что, с целью повышения надежности и расши- о рения функциональных возможностей, SB шина управления и информационная шина соединены соответственно с вторым и третьим входами седьмого элемента И-НЕ, выход которого соединен с первым входом четвертого элемента И-НЕ.SU „ 1195421
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843713705A SU1195421A1 (ru) | 1984-03-23 | 1984-03-23 | Триггер |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843713705A SU1195421A1 (ru) | 1984-03-23 | 1984-03-23 | Триггер |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1195421A1 true SU1195421A1 (ru) | 1985-11-30 |
Family
ID=21108540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843713705A SU1195421A1 (ru) | 1984-03-23 | 1984-03-23 | Триггер |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1195421A1 (ru) |
-
1984
- 1984-03-23 SU SU843713705A patent/SU1195421A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское, свидетельство СССР № 1003359, кл. Н 03 К 23/02, 1983. Авторское, свидетельство СССР № 1029401,кл. Н 03 К 3/289, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4503490A (en) | Distributed timing system | |
US6975145B1 (en) | Glitchless dynamic multiplexer with synchronous and asynchronous controls | |
US4694426A (en) | Asynchronous FIFO status circuit | |
US4777388A (en) | Fast latching flip-flop | |
US4028560A (en) | Contact bounce transient pulse circuit eliminator | |
US4835422A (en) | Arbiter circuits with metastable free outputs | |
JPH10134091A (ja) | 論理エミュレーションの最適化回路生成法 | |
SU1195421A1 (ru) | Триггер | |
US4988892A (en) | Method and circuit for generating dependent clock signals | |
EP0772133A2 (en) | System for data synchronisation | |
EP0147597B1 (en) | Single clocked latch circuit | |
JPH03127526A (ja) | 同期化装置 | |
KR890004998B1 (ko) | 마이크로 콤퓨터 시스템용 게이트회로 | |
US5935236A (en) | Microcomputer capable of outputting pulses | |
EP0203491A2 (en) | Bistable circuit | |
KR940001827Y1 (ko) | 컴퓨터의 클럭 지연 회로 | |
SU1725371A1 (ru) | Устройство дл устранени вли ни дребезга сигнала | |
SU1354191A1 (ru) | Микропрограммное устройство управлени | |
SU1175016A1 (ru) | Триггер | |
SU1264312A1 (ru) | Д-триггер | |
SU1127081A1 (ru) | Синхронизированный формирователь импульсов | |
JPH0993097A (ja) | ノイズ除去回路装置 | |
SU1377866A1 (ru) | Устройство дл сопр жени пам ти с процессором | |
SU1182660A1 (ru) | Импульсный ключ с запоминанием сигнала управлени | |
KR0118254Y1 (ko) | 디지탈 신호의 상승 에지 검출회로 |