SU1187179A1 - System for exchanging analog signals - Google Patents

System for exchanging analog signals Download PDF

Info

Publication number
SU1187179A1
SU1187179A1 SU833648575A SU3648575A SU1187179A1 SU 1187179 A1 SU1187179 A1 SU 1187179A1 SU 833648575 A SU833648575 A SU 833648575A SU 3648575 A SU3648575 A SU 3648575A SU 1187179 A1 SU1187179 A1 SU 1187179A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
group
switches
input
control input
Prior art date
Application number
SU833648575A
Other languages
Russian (ru)
Inventor
Георгий Харлампьевич Такиди
Александр Алексеевич Плавильщиков
Олег Иванович Попков
Original Assignee
Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова (Ленина)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова (Ленина) filed Critical Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова (Ленина)
Priority to SU833648575A priority Critical patent/SU1187179A1/en
Application granted granted Critical
Publication of SU1187179A1 publication Critical patent/SU1187179A1/en

Links

Abstract

СИСТЕМА ДЛЯ ОБМЕНА АНАЛОГОВЫМИ СИГНАЛАМ, содержаща  р д шин обмена сигналов, п решающих блоков, 2п блоков пам ти и 2п групп ПО К -ключей (где К - количество шин обмена сигналов), причем каждый i-й SYSTEM FOR ANALOG SIGNAL EXCHANGE, containing a series of signal exchange buses, n decision blocks, 2 memory blocks and 2 software groups of K-keys (where K is the number of signal exchange buses), each i-th

Description

1one

Изобретение относитс  к автоматике и вычислительной технике и мо жет быть использовано при построении аналого-цифровых и аналоговых . вычислительных машин.The invention relates to automation and computing and can be used in the construction of analog-digital and analog. computing machines.

Цель изобретени  - повышение точности обмена при использовании пр мых и обратных передаточных характеристик решающих блоков.The purpose of the invention is to improve the exchange accuracy when using forward and reverse transfer characteristics of decision blocks.

На фиг. 1 изображена блок-схема системы обмена аналоговыми сигналами; на фиг. 2 - схема возможног вьтолнени  ключа.FIG. 1 is a block diagram of an analog signal exchange system; in fig. 2 is a diagram of the possible key execution.

Система обмена содержит р д шин обмена сигналов, п решаюищх блоков 2-1,...,2-п, 2п блоков 3-1,..,3-2п пам ти, 2п групп по К ключей 4 (где К - количество шин обмена), управл щие входы 5 системы, 2п повторителе 6, 2п групп по два двухпозиционных переключател  7 (на фиг. 1 переключатели 7, расположенные справа,  вл ютс  первыми переключател ми, а расположенные слева - вторыми переключател ми в каждой группе из двух переключателей) и 2п инверторов 8.The exchange system contains a series of signal exchange buses, solving units 2-1, ..., 2-n, 2p blocks 3-1, .., 3-2p memories, 2n groups of K keys 4 (where K is the number of exchange buses), control inputs 5 of the system, 2p repeater 6, 2n groups of two two-position switches 7 (in Fig. 1, the switches 7 on the right are the first switches and on the left are the second switches in each group of two switches) and 2p inverters 8.

Каждый ключ 4 может быть выполне по Т-образной схеме (фиг. 2) на трех ключевых элементах.Each key 4 can be performed in a T-shaped pattern (Fig. 2) on three key elements.

Блоки 3 пам ти могут быть выполнены на адресных регистрах и выходных д емпф ер ах.Memory blocks 3 can be executed on address registers and output dampfax.

Система обмена работает следующим образом.The exchange system works as follows.

В блоки 3 пам ти занос тс  коды, которые определ ют к каким сигналам обмена подключаютс  соответствен-, но входы и выходы решающих блоков ,.,.,2-п. С помощью управл ющих входов 5 занос тс  режимы включени  решающих блоков (пр мое или обратное включение). Так, если на первый вход 5 подан высокий потенциал , то вторые выводы ключей 4 первой группы будут подключены к входу первого повторител  6, выход которого будет соединен с входом I решающего Сзлока 2-1 (пр мое включение ) . Если же на первый вход 5 по792In memory blocks 3, codes are added that determine which exchange signals are connected, respectively, but the inputs and outputs of the decision blocks,.,., 2-p. By means of the control inputs 5, the switching-on modes of the decision blocks (direct or reverse switching-on) are entered. So, if high potential is applied to the first input 5, then the second pins of the keys 4 of the first group will be connected to the input of the first repeater 6, the output of which will be connected to the input I of the decider Szlok 2-1 (direct activation). If the first input 5 to 792

дан низкий потенциал, то направление включени  первого повторител  6 на вход решающего блока 2-1 изменитс  на обратное. Таким образом, в первом случае первые выводы ключей 4  вл ютс  точками входа, а во втором случае - точками выхода сигналов. При этом включение повторителей 6 как на входах, так и на выходах решающих блоков 2 позвол ют повысить точность обмена аналог говыми сигналами между решающими блоками 2. Использование подобной системы обмена позволит подключать .. к рещающим блокам различные источники сигналов без предварительного согласовани  импедансЬв. Сниз тс  искажени  сигналов, передаваемых через коммутационные элементы, так как выход на аналоговые шины 1 осуществл етс  только через повторители 6 с низкими выходными сопротивлени ми . Если например, в качестве блока 2 используетс  интегратор, а в качестве интегрируемого параметра рассматриваетс  напр жение, то выходное напр жение интегратора будетзависеть только от его входного сигнала , его внутренних параметров и не будет зависеть от того на какой другой функционапьньй блок оно поступает и каково количество этих функциональньк блоков.If the potential is low, then the direction of switching on the first repeater 6 to the input of decision block 2-1 is reversed. Thus, in the first case, the first leads of the keys 4 are entry points, and in the second case, the exit points of the signals. In this case, switching on repeaters 6 both at the inputs and at the outputs of decision blocks 2 makes it possible to increase the accuracy of the exchange of analog signals between decision blocks 2. The use of such an exchange system will allow you to connect various signal sources to decisive blocks without first matching the impedance. The distortion of signals transmitted through the switching elements is reduced, since the output to the analog buses 1 is made only through the repeaters 6 with low output impedances. If, for example, the integrator is used as block 2, and the voltage is considered as an integrable parameter, the integrator's output voltage will depend only on its input signal, its internal parameters and will not depend on what other functional block it goes to and how many of these functional blocks.

При этом использование ключей 4, выполненных по Т-образной схеме (фиг. 2), позвол ет, дополнительно повысить точность обмена за счет снижени  вли ни  перекрестных искаж-ений , обусловленных вли нием разомкнутых ключей на работу системы обмена аналоговых сигналов.In this case, the use of keys 4, made in a T-shaped pattern (Fig. 2), makes it possible to further increase the exchange accuracy by reducing the effect of cross-section distortions caused by the effect of open keys on the operation of the analog signal exchange system.

Использование управл ющих входов позвол ет обеспечить высокую точность обмена при пр мом и обратном включении решающих блоков, т.е. при реализации пр мых и обратных передаточных характеристик блоков, что в частности, позвол ет сократить номенклатуру решающих блоков, используемых дл  решени  различных задач.The use of control inputs allows for high exchange accuracy with direct and reverse switching of decision blocks, i.e. when realizing the forward and reverse transfer characteristics of the blocks, which, in particular, makes it possible to reduce the range of decision blocks used to solve various problems.

Claims (1)

СИСТЕМА ДЛЯ ОБМЕНА АНАЛОГОВЫМИ СИГНАЛАМИ, содержащая ряд шин обмена сигналов, η решающих блоков, 2п блоков памяти и 2п групп по К ключей (где К - количество шин обмена сигналов), причем каждый i-й (1 414 К) ключ каждой j-й (1 έ j έ'2η) группы ключей подключен первым выводом к i-й шине обмена сигналов, а управляющим входом - к .i-му выходу j-ro блока памяти, о тличающаяся тем, что, с целью повышения точности обмена при использовании прямых и обратных передаточных характеристик решающих блоков, в систему дополнительно введены 2п инверторов, 2п групп по два двухпозиционных переключателя и 2п повторителей, причем каждый j-й повторитель соединен входом с первыми неподвижными контактами первого и второго двухпозиционных переключателей j-й группы, а выходом - с вторыми неподвижными контактами тех же двухпозиционных переключателей той же группы, первый из которых подключен подвижным контактом к вторым выводам ключей j-й группы, а управляющим входом - к выходу j-ro инвертора, вход которого является j-м управляющим входом системы и соединен с управляющим входом второго двухпозиционного переключателя j-й группы, а вход и‘· выход каждого f-го (1 4гр) решающего блока подключены к подвижным контактам вторых двухпозиционных переключателей (2п-1)-й и 2п-й групп соответственно.A system for exchanging analog signals, containing a number of signal exchange buses, η decision blocks, 2p memory blocks and 2p groups of K keys (where K is the number of signal exchange buses), each i-th (1,414 K) key of each j-th (1 έ j έ'2η) of the key group is connected by the first output to the i-th signal exchange bus, and the control input to the .i-th output of the j-ro memory block, characterized in that, in order to increase the accuracy of the exchange when using direct and reverse transfer characteristics of the decision blocks, 2p inverters, 2p groups of two two position switches and 2n repeaters, with each j-th repeater connected by an input to the first fixed contacts of the first and second on-off switches of the j-th group, and by an output to second fixed contacts of the same on-off switches of the same group, the first of which is connected by a movable contact to to the second outputs of the keys of the jth group, and the control input to the j-ro output of the inverter, the input of which is the jth control input of the system and connected to the control input of the second on-off switch of the jth group ppy, and Entrance and '· output of each f-th (1 4gr) casting unit is connected to the movable contacts of the second two-position switches (2n-1) -th and 2n-th groups, respectively. „SU .„,1187179"SU.", 1187179 1 1eleven
SU833648575A 1983-10-04 1983-10-04 System for exchanging analog signals SU1187179A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833648575A SU1187179A1 (en) 1983-10-04 1983-10-04 System for exchanging analog signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833648575A SU1187179A1 (en) 1983-10-04 1983-10-04 System for exchanging analog signals

Publications (1)

Publication Number Publication Date
SU1187179A1 true SU1187179A1 (en) 1985-10-23

Family

ID=21084060

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833648575A SU1187179A1 (en) 1983-10-04 1983-10-04 System for exchanging analog signals

Country Status (1)

Country Link
SU (1) SU1187179A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 553626, кл. G 06 G 7/06, 1977. Патент US № 4389710, кл. 364-551, опублик. 21.06.83.Патент US № 4250556, кл. 364-600, опублик. 1981. *

Similar Documents

Publication Publication Date Title
US3984819A (en) Data processing interconnection techniques
EP0435046A3 (en) Procedure for reestablishing the original cell sequence, in particular in an atm switch, as well as output module for that switch
DE69432416D1 (en) ARCHITECTURE AND CIRCUIT SCHEME FOR PROGRAMMABLE LOGICAL CIRCUITS
JPH0492319A (en) Switch module
SU1573458A2 (en) Addressing device
SU1686449A2 (en) Addressing device
SU1187179A1 (en) System for exchanging analog signals
DE3881220D1 (en) COMMUNICATION MEDIA ELEMENT.
JPS5814691B2 (en) binary addition circuit
SU1619257A1 (en) Device for computing sum of products
DE69331120D1 (en) Method and system for selecting an optimal reordering sequence for a branch switch
SU1264160A1 (en) Device for calculating sets of logic functions
SU932615A1 (en) Switching device
SU1121778A1 (en) Cell for matrix switching device
JPH074665Y2 (en) Key matrix reading circuit
JPH06348459A (en) Logic operation circuit
SU1430957A2 (en) Device for test control of digital units
RU1795467C (en) Associative matrix processor
SU732855A1 (en) Uniform medium
SU1032602A1 (en) Three-channel redunancy device
SU1348824A1 (en) Matrix summer
SU1169019A1 (en) Device for connecting memory blocks with power source
JPH04159809A (en) Logic circuit
SU1229949A2 (en) Switching device
SU1578707A1 (en) Multifunctional device processing with rearrangeable structure