SU1185640A1 - Способ когерентного приема сигналов амплитудно-фазовой модул ции и устройство дл его осуществлени - Google Patents
Способ когерентного приема сигналов амплитудно-фазовой модул ции и устройство дл его осуществлени Download PDFInfo
- Publication number
- SU1185640A1 SU1185640A1 SU833633968A SU3633968A SU1185640A1 SU 1185640 A1 SU1185640 A1 SU 1185640A1 SU 833633968 A SU833633968 A SU 833633968A SU 3633968 A SU3633968 A SU 3633968A SU 1185640 A1 SU1185640 A1 SU 1185640A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- phase
- subchannel
- output
- signal
- Prior art date
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
1. Способ когерентного приема сигналов амплитудно-фазовой модул ции , заключающийс в том, что входной аналоговый сигнал амплитуднофазовой МОДУЛЯ1ДИИ с неизвестной фазой преобразуют в дискретный несинхронный сигнал амплитудно-фазовой модул ции, выдел ют дискретный синхронный низкочастотный сигнал амплитудно-фазовой модул ции и преобразуют его в сигнал цифровой информации , отличающийс тем, что, с целью повышени помехоустойчивости при скачкообразном изменении фазы, перед выделением дискретного синхронного низкочастотного сигнала амплитудно-фазовой модул ции дискретный несинхронный сигнал амплитуднофазовой модул ции преобразуют в дискретный несинхронный низкочастотный сигнал амплитудно-фазовой модул ции и выдел ют сигнал неизвестной фазы. 2. Устройство дл когерентного приема сигналов амплитудно-фазовой модул ции, содержащее блок тактовой синхронизации, опорный генератор, выход которого подключен к входу фазовращател , а в синфазном и квадратурном подканалах перемножитель, выход которого подключен к входу фильтра, выход которого соединен с первым входом дискретизатора, второй вход которого соединен с выходом блока тактовой синхронизации, вход которого подключен к первому входу перемножител синфазного подканала и к первому входу перемножител квадратурного подканала, второй вход которого соединен с выходом фазовращател , вход которого соединен с вторым входом перемножител синфазного подка (Л нала, отличающеес тем, что в него введены основной накопитель -и сумматор, а в синфазный и квадратурный подканалы т последовательно соединенные блок сн ти манипул ции , дополнительный накопитель, делитель уровн сигнала, лини задержки , блок сн ти фазового рассогла00 совани , решающий блок и квадратор, сд выход которого подключен к соответстО ) вующему входу сумматора, выход кото4; рого пoд cлючeн к входу основного накопител , выход которого подключен к второму входу делител уровн сигнала синфазного подканала и к второму входу делител уровн сигнала квадратурного подканала, выходы дискретизаторов синфазного и квадратурного подканалов соединены с первыми входами блоков сн ти манипул ции и с вторыми входами блоков сн ти фазового рассогласовани , выходы решающих блоков подключены к вторым входам блоков сн ти манипул ции, при этом второй вход блока сн ти манипул ции син-
Description
разного подканала соединен с третьим входом блока сн ти манипул ции квадратурного подканала, второй вход которого подключен к третьему входу блока сн ти манипул ции синфазного подканала, первый вход блока сн ти фазового рассогласовани которого соединен с третьим входом блока сн ти фазового рассогласовани квадра . турного подканала, первый вход которого подключен к- третьему входу блока сн ти фазового рассогласовани синфазного подканала,второй вход
которого соединен с четвертым входом блока сн ти фазового рассогласовани квадратурного подканала, второй вход которого соединен с четвертым входом блока сн ти фазового рассогласовани синфазного подканала, выход дискретизатора которого подключен к четвертому входу блока сн ти манипул ции квадратурного подканала, выход дискретизатора которого подключен к четвертому входу блока сн ти манипул ции синфазного подкана ла .
Изобретение относитс к технике св зи и может быть использовано в устройствах преобразовани сигналов систем передачи данных.
Целью изобретени вл етс повышение помехоустойчивости при скачкообразном изменении фазы.
Па чертеже изображена структурна электрическа схема устройства дл .осуществлени предлагаемого спо соба.
Устройство содержит синфаз1Шй 1 и квадратурный 2 подканалы, перемножители 3, опорный генератор 4, фазовращатель . 5,фильтры 6, дискретизаторы 7, блок 8 тактовой синхронизации , блок 9 сн ти манипул ции синфазного подканала, блок 10 сн ти манипул ции квадратурного канала , основной накопитель 11, сумматор 12, дополнительные накопители 1 делители 14 уровн сигнала, линии 15 задержки, блок 16 сн ти фазового рассогласовани синфазного канала , блок 17 сн ти фазового рассогласовани квадратурного канала, решающие блоки 18, квадраторы 19.
Прием сигналов амплитудно-фазовой модул ции осуществл етс следующим образом.
Принимаемый сигнал амплитуднофазовой модул ции поступает на первый вход перемножителей 3 синфазного 1 и квадратурного 2 подканалов, на вторые входы которых подано напр жение от (несинхронного) опорног ганератора 4, частота которого равна частоте принимаемого сигнала, а фаза случайна. Напр жение (несинхронного ) опорного генератора 4, поданное на перемножитель 3 квадратурного подканала, сдвинуто по фазе на 90° посредством фазовращател 5, Выходы перемножителей 3 параллельно через фильтры 6 поступают на первые входы дискретизаторов 7j на вторые входы которых подано напр жение от блока 8 тактовой синхронизации, работающего по входноьту сигналу, поступающего на его вход.
Входы дискретизаторов 7 соединены с входами блоков 9 и 10 сн ти манипул ции по синфазному 1 и квадратурному 2 подканалам.
С другой стороны выходы дискретизаторов 7 соединены с входами блоков 16 и 17 сн ти фазового рассогласовани по синфазному 1 и квадратурному 2 подканалам. Вторые входы блоков 16 и 17 сн ти фазового рассогласовани соединены с выходами дискретизаторов 7 синфазного (квадратурного ) подканала, а первые их входы через линии 15 задержки соединены с делителем 14 уровн сигнала. Четвертые входы блоков 16 и 17 сн ти фазового рассогласовани соединены с выходом дискретизатора 7 квадратурного 2 подканала (синфазного 1 подканала), а третьи их входы через линию 15 задержки соединены с делителем 14 уровн сигнала
3 11856404
квадратурного 2 подканала 1 (син-Решающие блоки 18 представл ют
фазного 1 подканала). Посто нна собой р д пороговых устройств, вывремени линии 15 задержки равна дли-нос щих решени о синфазной либо
тельности посыпки входного сигнала.квадратурной составл ющих входного
Выходы блоков 16 и 17 сн ти фазово-j сигнала в результате минимизации
го рассогласовани подключены к вхо-некоторого критери качества (надам ретаю1цих блоков 18,пример, среднеквадратичной ошибки).
Claims (2)
1. Способ когерентного приема сигналов амплитудно-фазовой модуляции, заключающийся в том, что входной аналоговый сигнал амплитуднофазовой модуляции с неизвестной фазой преобразуют в дискретный несинхронный сигнал амплитудно-фазовой модуляции, вьщеляют дискретный синхронный низкочастотный сигнал амплитудно-фазовой модуляции и преобразуют его в сигнал цифровой информации, отличающийся тем, что, с целью повышения помехоустойчивости при скачкообразном изменении фазы, перед выделением дискретного синхронного низкочастотного сигнала амплитудно-фазовой модуляции дискретный несинхронный сигнал амплитуднофазовой модуляции преобразуют в дискретный несинхронный низкочастотный сигнал амплитудно-фазовой модуляции и вьщеляют сигнал неизвестной фазы.
2. Устройство для когерентного приема сигналов амплитудно-фазовой модуляции, содержащее блок тактовой синхронизации, опорный генератор, выход которого подключен к входу фазовращателя, а в синфазном и квадратурном подканалах перемножитель, выход которого подключен к входу фильтра, выход которого соединен с первым входом дискретизатора, второй вход которого соединен с выходом блока тактовой синхронизации, вход которого подключен к первому входу перемножнтеля синфазного подканала и к первому входу перемножителя квадратурного подканала, второй вход которого соединен с выходом фазовращателя, вход которого соединен с вторым вхо- g дом перемножителя синфазного подканала, отличающееся тем, что в него введены основной накопитель и сумматор, а в синфазный и квадратурный подканалы - последовательно соединенные блок снятия манипуляции, дополнительный накопитель, делитель уровня сигнала, линия задержки, блок снятия фазового рассогласования, решающий блок и квадратор, выход которого подключен к соответствующему входу сумматора, выход которого подключен к входу основного накопителя, выход которого подключен к второму входу делителя уровня сигнала синфазного подканала и к второму входу делителя уровня сигнала квадратурного подканала, выходы дискретизаторов синфазного и квадратурного подканалов соединены с первыми входами бло· ков снятия манипуляции и с вторыми входами блоков снятия фазового рассогласования, выходы решающих блоков подключены к вторым входам блоков снятия манипуляции, при этом второй вход блока' снятия манипуляции син
SU „„1185640 фазного подканала соединен с третьим входом блока снятия манипуляции квадратурного подканала, второй вход которого подключен к третьему входу блока снятия манипуляции синфазного подканала, первый вход блока снятия фазового рассогласования которого соединен с третьим входом блока снятия фазового рассогласования квадратурного подканала, первый вход которого подключен к· третьему входу блока снятия фазового рассогласования синфазного подканала,второй вход которого соединен с четвертым входом блока снятия фазового рассогласования квадратурного подканала, второй вход которого соединен с четвертым входом блока снятия фазового рассогласования синфазного подканала, выход дискретизатора которого подключен к четвертому входу блока снятия манипуляции квадратурного подканала, выход дискретизатора которого подключен к четвертому входу блока снятия манипуляции синфазного подкана ла.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833633968A SU1185640A1 (ru) | 1983-08-05 | 1983-08-05 | Способ когерентного приема сигналов амплитудно-фазовой модул ции и устройство дл его осуществлени |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833633968A SU1185640A1 (ru) | 1983-08-05 | 1983-08-05 | Способ когерентного приема сигналов амплитудно-фазовой модул ции и устройство дл его осуществлени |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1185640A1 true SU1185640A1 (ru) | 1985-10-15 |
Family
ID=21078793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU833633968A SU1185640A1 (ru) | 1983-08-05 | 1983-08-05 | Способ когерентного приема сигналов амплитудно-фазовой модул ции и устройство дл его осуществлени |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1185640A1 (ru) |
-
1983
- 1983-08-05 SU SU833633968A patent/SU1185640A1/ru active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР К 698151, кл. Н 04 L 27/18, 1978. Патент DE № 2101804, кл. И 04 L 27/22, 1978. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4974236A (en) | Arrangement for generating an SSB signal | |
| US4320517A (en) | Method and device for effecting the initial adjustment of the clock in a synchronous data receiver | |
| US3678204A (en) | Signal processing and transmission by means of walsh functions | |
| CA2034698C (en) | Cross-polarization interference canceller | |
| US4737728A (en) | Digitally processed demodulator for quadrature modulated signals | |
| US5287388A (en) | Frequency offset removal method and apparatus | |
| EP0111931A2 (en) | Cross-polarization distortion canceller for use in digital radio communication receiver | |
| GB2211703A (en) | A psk signal demodulation system | |
| FR2538642A1 (fr) | Systeme de transmission radio-electrique | |
| KR20000052914A (ko) | 전송방법 및 그 방법의 실행을 위한 장치 | |
| US4477913A (en) | Automatic equalizer apparatus | |
| KR19980015790A (ko) | 직각 위상 편이 복조기의 자동 이득 제어장치 | |
| EP1388942B1 (en) | Conversion circuit, tuner and demodulator | |
| WO1990010985A1 (en) | Continuous phase shift modulation system with improved spectrum control | |
| US4727534A (en) | Timing and carrier recovery in dual polarization communications systems | |
| US4034305A (en) | Demodulator for signals hybrid modulated by more and less significant digit signals in succession in each clock interval | |
| SU1185640A1 (ru) | Способ когерентного приема сигналов амплитудно-фазовой модул ции и устройство дл его осуществлени | |
| EP0643511B1 (en) | Synchronization circuit for subcarrier signal | |
| US3378770A (en) | System for quadrature modulation of ternary signals with auxiliary oscillation for use in carrier regeneration at receiver | |
| EP0122127A2 (en) | Radio communication system | |
| US4789995A (en) | Synchronous timer anti-alias filter and gain stage | |
| EP0064728B1 (en) | Multiple phase digital modulator | |
| US3980971A (en) | Modulator for hybrid modulation by more and less significant digital signals in succession in each clock interval and counterpart demodulator | |
| US7227911B2 (en) | Multichannel receiver for simultaneously receiving a plurality of different channel signals | |
| US3609557A (en) | Apparatus and method for baseband detection and equalization of information signals |