SU1185618A1 - Устройство дл контрол регенератора цифровой системы передачи - Google Patents
Устройство дл контрол регенератора цифровой системы передачи Download PDFInfo
- Publication number
- SU1185618A1 SU1185618A1 SU843753578A SU3753578A SU1185618A1 SU 1185618 A1 SU1185618 A1 SU 1185618A1 SU 843753578 A SU843753578 A SU 843753578A SU 3753578 A SU3753578 A SU 3753578A SU 1185618 A1 SU1185618 A1 SU 1185618A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- switch
- regenerator
- simulator
- Prior art date
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
УСТРОЙСТВО ДЛЯ КОНТРОЛЯ РЕГ НЕРАТОРА ЦИФРОВОЙ СИСТЕМЫ ПЕРЕДАЧИ, содержащее последовательно соединенные первый блок управлени , первый имитатор участка регенерации, -эталонный регенератор и первый блок обнаружени ошибок, последовательно со единенные второй блок управлени и второй имитатор участка регенерации, выход которого подключен к сигнально му входу контролируемого регенератор выход которого подключен к входу вто рого блока обнаружени ошибок, датчик помех, выход которого подключен к второму управл ющему входу второго имитатора участка регенерации, трети управл ющий вход которого соединен с первым выходом имитатора сигналов дистанционного питани , второй выход которого подключен к управл ющему входу контролируемого регенератора, отличающе ес тем, что, с целью повышеии точности контрол , введены последовательно соединенные блок сравнени , первый коммутатор, высокочастотный генератор, второй коммутатор, элемент задержки, другой вход которого соединен с выходом введенного преобразовател квазитроичного кода и преобразователь однопол рного кода, выход которого подключен к сигнальному входу второго имитатора участка регенерации, низкочастотный генератор, включенный между вторым выходом первого коммутатора и вторьм входом второго коммутатора, и источник управл ющего напр жени , включенный между третьим выходом первого коммутатора и третьим входом второго коммутатора, причем вход преобразовател квазитроичного кода соединен с выходом эталонного регенератора , а выходы первого и второго блоков обнаружени ошибок подключены к входам блока сравнени .
Description
Изобретение относится к электросвязи и может использоваться при настройке регенератора и профилактических работах на действующей линии цифровой системы передачи. 5
Цель изобретения - повышение точностй контроля.
. На чертеже представлена структурная электрическая схема устройства для контроля регенератора цифровой 10 системы передачи.
Устройство содержит блок 1 сравнения, первый блок 2 обнаружения оши-’ бок, первый блок 3 управления, первый имитатор 4 участка регенерации, эта- 15 лонный регенератор 5, второй блок 6 обнаружения ошибок, второй блок 7 управления, второй имитатор 8 участка регенерации, датчик 9 помех, имитатор 10 сигналов дистанционного 20 питания, подключенный к контролируемому регенератору '11,' преобразователь 12 квазитроичного кода, элемент 13 задержки, преобразователь 14 однополярного кода^ первый коммутатор 15, 25 высокочастотный генератор 16, низкочастотный генератор 17, источник 18 управляющего напряжения, второй коммутатор 19.
Устройство работает следующим об- 30 разом.
Входная биполярная импульсная последовательность через первый имитатор 4 участка регенерации поступает на эталонный регенератор 5, безошибочная работа которого контролируется первым блоком 2 обнаружения ошибок. На контролируемый регенератор 11 цифровой системы передачи поступает биполярная последовательность сигнала, прошедшего через второй имитатор 8 участка регенерации. Изменением электрической протяженности второго имитатора 8 участка регенерации управляет второй блок 7 управления, а во втором блоке 6 обнаружения ошибок осуществляется регистрация сбоев при изменении электрической протяженности второго имитатора 8 участка регенерации или при введении ошибок от jq датчика 9 помех. Дополнительно введенные преобразователь 12, элемент и преобразователь 14 позволяют ввести в биполярную импульсную последовательность сигнала фазовые дрожания - джиттер, для чего в преобразователе 12 квазитроичного кода осуществляется трансформация биполярного сигнала, не содержащего составляющей тактовой частоты, в однополярную последовательность сигнала, содержащую составляющую тактовой частоты. В элементе 13 задержки осуществпяется фазс&ая задержка однополярной последовательности сигнала по закону, определяемому высокочастотным генератором 16, низкочастотным генератором 17 и источником 18 управляющего напряжения, причем частота высокочастотного генератора 16 близка к тактовой частоте сигнала, частота низкочастотного генератора 17 может составлять · несколько единиц или десятков герц, а регулировка источника 18 управ- < ляющего напряжения осуществляется в пределах, необходимых для обеспечения работы устройства в применении к регенераторам цифровых систем передачи различной иерархии (т.е. для различных тактовых частот). Второй коммутатор 19 осуществляет переключение высокочастотного генератора 16, низкочастотного генератора 17 и источника 18 управляющего напряжения на элемент 13 задержки, а первый коммутатор 15 осуществляет переключение сигнала управления в .выхода блока 1 сравнения на входы генераторов 16 и 17 и источника 18 управляющего напряжения.
Изменением величины задержки элемента 13 в однополярную последовательность сигнала вводится джиттер и обеспечивается его присутствие в составляющей частоты тактовой сигнала В зависимости от величины присутствую· щего джиттера он может вызывать (или не вызывать) сбои на выходе контролируемого регенератора, которые сравниваются со сбоями эталонного регенератора 5. Результаты сравнения, которое осуществляется в блоке 1 являются критерием оценки качества испытуемого регенератора.
5б '
ВНИИПИ Заказ 6439/59 Тираж 658 Подписное
Филиал ППП Патент, г.Ужгород, ул.Проектная, 4
Claims (1)
- УСТРОЙСТВО ДЛЯ КОНТРОЛЯ РЕГЕНЕРАТОРА ЦИФРОВОЙ СИСТЕМЫ ПЕРЕДАЧИ, содержащее последовательно соединенные первый блок управления, первый имитатор участка регенерации, эталонный регенератор и первый блок обнаружения ошибок, последовательно соединенные второй блок управления и второй имитатор участка регенерации, выход которого подключен к сигнальному входу контролируемого регенератора, выход которого подключен к входу второго блока обнаружения ошибок, датчик помех, выход которого подключен к второму управляющему входу второго имитатора участка регенерации, третий управляющий вход которого соединен с первым выходом имитатора сигналов дистанционного питания, второй выход которого подключен к управляющему входу контролируемого регенератора, отличающееся тем, что, с целью повышения точности контроля, введены последовательно соединенные блок сравнения, первый коммутатор, высокочастотный генератор, второй коммутатор, элемент задержки, другой вход которого соединен с выходом введенного преобразователя квазитроичного кода и преобразователь однополярного кода, выход которого подключен к сигнальному входу второго имитатора участка регенерации, низкочастотный генератор, включенный между вторым выходом первого коммутатора и вторым входом второго коммутатора, и источник управляющего напряжения, включенный между третьим выходом пер- s вого коммутатора и третьим входом второго коммутатора, причем вход преобразователя квазитроичного кода соединен с выходом эталонного регенератора, а выходы первого и второго блоков обнаружения ошибок подключены к входам блока сравнения.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843753578A SU1185618A1 (ru) | 1984-06-08 | 1984-06-08 | Устройство дл контрол регенератора цифровой системы передачи |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843753578A SU1185618A1 (ru) | 1984-06-08 | 1984-06-08 | Устройство дл контрол регенератора цифровой системы передачи |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1185618A1 true SU1185618A1 (ru) | 1985-10-15 |
Family
ID=21123978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843753578A SU1185618A1 (ru) | 1984-06-08 | 1984-06-08 | Устройство дл контрол регенератора цифровой системы передачи |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1185618A1 (ru) |
-
1984
- 1984-06-08 SU SU843753578A patent/SU1185618A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 884162, кл. Н 04 J 3/14, 1979. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1185618A1 (ru) | Устройство дл контрол регенератора цифровой системы передачи | |
SU1758885A1 (ru) | Устройство дл контрол регенератора цифровой системы передачи | |
US4672223A (en) | Proving safe operation | |
SU1264359A2 (ru) | Устройство дл контрол регенератора цифровой системы передачи | |
SU430504A1 (ru) | Преобразователь синусоидального напряжения в код | |
SU1112468A1 (ru) | Устройство дл непрерывного контрол наличи и правильности чередовани фаз сети трехфазного напр жени | |
RU2097892C1 (ru) | Реле переменного тока | |
SU1524166A2 (ru) | Устройство дл временной фиксации амплитудных изменений сигналов | |
SU1200202A1 (ru) | Устройство дл контрол загрузочной способности линейных спектрометрических усилителей | |
SU1251306A1 (ru) | Устройство выделени периода основного тона сложного сигнала | |
JPS5733368A (en) | Fault detector | |
SU1576864A1 (ru) | Устройство автоматического изменени вида измерений | |
SU1034105A1 (ru) | Устройство дл диагностики щеточно-коллекторного узла | |
SU781723A1 (ru) | Устройство дл контрол импульсов | |
SU1449961A1 (ru) | Устройство синхронизации электроразведочных приемников | |
SU919106A1 (ru) | Устройство дл формировани испытательных сигналов | |
SU1553990A1 (ru) | Функциональный генератор | |
SU1150584A2 (ru) | Устройство дл измерени реальной чувствительности радиоприемников | |
SU1564709A1 (ru) | Широкополосный умножитель частоты импульсов | |
SU788422A1 (ru) | Устройство дл приема цифровой информации | |
SU1226365A1 (ru) | Устройство дл контрол импульсов | |
SU987781A1 (ru) | Устройство дл управлени последовательно-параллельным инвертором | |
SU1725144A1 (ru) | Индикатор посто нного напр жени | |
SU437988A1 (ru) | Система дл комплексного контрол интегральных схем | |
SU1092459A1 (ru) | Устройство формировани резервированного сигнала времени |