SU1182436A1 - Цифровой фазометр - Google Patents

Abstract

. ЦИФРОВОЙ ФАЗОМЕТР, содержащий два идентичных канала, каждьй из которых содержит последовательно соединенные блок стробировани , аналого-цифровой преобразователь, оперативно-запоминающий блок и последовательно соединенные цифроаналоговый преобразователь k фильтр нижних частот, первый вход каждого из каналов соединен с первым входом блока стробировани  и соответственно с первой и второй входной клеммой устройства , второй вход каждого из канаггов соединен с вторым входом блока стробировани  и выходом блока формировани  и распределени  строб-импульсов. вход которого соединен с второй входной клеммой устройства, выход каждого из каналов соединен с выходом соответствующего фильтра нижних частот и с соответствующими входами нуль-индикаторГа, выход которого соединен с входом цифрового индикатора через блок меры фазового сдвига, выходы которого соединены с третьими входами каждого из каналов, соединенными с вторыми входами соответствующих оперативных запоминающих блоков, отличающийс  тем, что, с целью повышени  точности путем уменьшени  погрешности, вызванной нелинейными искажени ми входных сигналов, в каждый канал введены регистр пам ти и сумматор, входы которого, один непосредственно , а второй через регистр пам ти подсоединены к выходу оперативного запоминающего блока, выходы сумматора, кроме выхода мпадшего разр да, подсоединены к входу цифроаналогового преобразовател , вход записи регистра пам ти подключен к второму входу оперативного запоминающего блока.

Description

Изобретение относитс  к фаэоизмерительной технике и может быть использовано при создании высокоточных цифровых фазометров дл  широкого диапазона частот. Цель изобретени  - повышение точности измерени  путем уменьшени  погрешности, вызванной нелинейными искажени ми входных напр жений. - . На чертеже представлена структурна  схема устройства. Фазометр содержит блок 1 распределени  и формировани  строб-импульсов , два идентичных канала 2 и 3, нуль-индикатор 4, блок 5 меры фазовых сдвигов и цифровой индикатор 6. Каждый канал выполнен в виде последовательно соединенных блока 7стро бировани , аналого-цифрового преобразовател  (АЦП) 8, оперативного запоминаюш;его блока 9, последовательно соединенных цифроаналогового преобразовател  (ЦАП) 10 и фильтра 11 нижних частот, блок 12 цифрового усреднени  кода образуют регистр 13 пам ти и многоразр дный сумматор t4 Первьш вход канала 2 соединен с пер вым входом блока 7 стробировани  и соответственно с первой входной клеммой устройства, второй вход канала 2 - с вторым входом блока 7 стробировани  и выходом блока 1 формировани  и распределени  строб-импульсов , Ёход которого подключен к второй входной клемме устройства, выход канала 2 соединен с выходом . фильтра 11 нижних частот и соответствующим входом нуль-индикатора 4, выход которого подключен к входу цифрового индикатора 6 через блок 5 меры фазового сдвига, выход которого соединен с третьим входом канала 2, соединенным с вторым входом оператив ного запоминающего блока 9. Входы сумматора 14, один непосредственно, а второй через регистр 13 пам ти, подсоединены к выходу оперативного запоминающего блока 9, выходы сумматора 14, кроме выхода мпадшего раз р да - к выходу ЦДЛ 10. Вход записи регистра 13 пам ти подключен к второму входу оперативного запоминающего блока 9. Устройство работает следующим образом. Один из входных-сигналов поступает на блок 1, в котором формируютс  строб-импульсы, следующие с периодом ( 41, Tov - l где I ех период входного сигнала; М 1, 2, 3... н - число выдел емых выборок входного сигнала. Величина m выбираетс  из услови  готовности АЦП 8 проводить измерение TC . -t j (где1„„,- максимальное врем  измерени  одной выборки в АЦЦ). Если сравниваемые по фазе напр жени  имеют вид и, и|„51П (cot4CfVjU u|ln5;nCot ., то блоками 7 в моменты по влени  стр.об-импульсов фиксируютс  соответственно напр жени  (выборки) у,ив;п(.ч)-, Li,ii%;n(, где i О, 1, 2,... - пор дковый номер строб-импульса . Эти величины - уровни посто нного напр жени , соответствующего мгновенным, значени м входных сигналов в моменты стробировани . Запомненные напр жени  выборок поступают на входы АЦП 8 и дальше в виде кодов - на оперативно запоминающие блоки 9. Таким образом, производитс  дискретизаци  во времени и квантование по уровню исследуемых напр жений , а также запоминание кодов выборок в моменты дискретизации. Кодовыми сигналами адреса, вырабатываемыми блоком 5 меры фазовых сдвигов, осуществл етс  последовательное циклическое считьшание этих кодов с тактовой частотой :Рт и подача их через блоки 12 цифрового усреднени  на цифро-аналоговые преобразователи 10, на выходе которых формируютс  переменные (частота ) напр жени . Основные гармоники этих напр жений , выделенные фильтрами 11 ( п /7 ) -5;n(it-|+v,,

Claims (1)

1. . ЦИФРОВОЙ ФАЗОМЕТР, содержащий два идентичных канала, каждый из которых содержит последовательно соединенные блок стробирования, аналого-цифровой преобразователь, оперативно-запоминающий блок и последовательно соединенные цифроаналоговый преобразователь й фильтр нижних частот, первый вход каждого из кана-. лов соединен с первым входом блока стробирования и соответственно с первой и второй входной клеммой устройства, второй вход каждого из каналов соединен с вторым входом блока стробирования и выходом блока формирования и распределения строб-импульсов, вход которого соединен с второй входной клеммой устррйства, выход каждого из каналов соединен с выходом соответствующего фильтра нижних частот и с соответствующими входами нупь-индикатора, выход которого соединен с входом цифрового индикатора через блок меры фазового сдвига, выходы которого соединены с третьими входами каждого из каналов, соединенными с вторыми входами соответствующих оперативных запоминающих блоков, отлич ающийс я тем, что, с целью повышения точности путем уменьшения погрешности, вызван- О * со ной нелинейными искажениями входных сигналов, в каждый канал введены регистр памяти и сумматор, входы которого, один непосредственно , а второй через регистр памяти подсоединены к выходу оперативного запоминающего блока, выходы сумматора, кроме выхода младшего разряда, подсоединены к входу цифроаналогового преобразователя, вход записи регистра памяти подключен к второму входу оперативного запоминающего блока.