SU1181130A1 - Контролируемое логическое устройство - Google Patents

Abstract

КОНТРОЛИРУЕМОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО, содержащее цифровой элемент , входы которого  вл ютс  входами .контролируемого логического устройства , каждый из которых соединен с входом соответствукнцего дискриминатора , общий вход питани  которого соединен с общей шиной устройства, шина положительного питани  которого соединена с входом полсжительного питани  цифрового элемента, отличающеес  тем, что, с целью повьшени  достоверности контрол , в него введены элемент ИЛИ, ключ и элемент индикации, который включен между выходом ключа, который  вл етс  выходом контролируемого логического устройства, и общей шиной, котора  ш (Л соединена с общим входом ключа, первый и второй входы которого соединены соответственно с выходом цифрового элемента и выходом элемента ШШ, информационные входы которого соединены с выходами дискриминаторов, входы питани  элемента ИЛИ соединены соответственно с шинами положительного и отрицательного питани , которые соединены с соответствующими входами дискриминаторов, а шина отрица00 тельногр питани  соединена также с общим входом цифрового элемента.

Description

11 Изобретение относ тс  к автоматик вычислительНой технике и электронике и может быть использовано при создании интегральных схем, цифровых блоков и систем с высоким коэффициентом готовности. . Цель изобретени  - повышение дост верности контрол  за счет обнаружени отказов типа обрывов входов и коротfoix замьжаний с шиной питани , I На фиг, 1 изображена структурна  схема устройства} на фиг, 2 - тригге с положительным порогом срабатывани  «пор на фиг 3-гоже, с отрицатель- г. ным порогом срабатывани  на фиг, 4 и 5 - функциональные обозначе ни  триггеров Шмитта с положительным (+) и отрицательным (-) порогами сра батывани  соответственно; на фиг, 6 функциональна  схема дискриминатора сигнала ; на фиг, 7 - схема ключа. Контролируемое логическое устройство содержит цифровой элемент 1, входы которого  вл ютс  входами 2 контролируемого логического устройства , каждый из которых соединен с входом соответствующего дискриминато ра 3, общий вход питани  которого со единен с общей шиной 4 устройства, шина 5 положительного питани  которо го соединена с входом положительного питани  цифрового элемента, элемент ИЛИ 6, ключ 7 и элемент 8 индикации, который включен между выходом ключа 7, который  вл етс  выходом 9 контролируемого логического устройства , и общей шиной 4, котора  соеди нена с общим входом ключа 7, первый и второй входы которого соединены соответственно с выходом цифрового элемента 1 и выходом элемента ИЛИ 6, информационные входы которого соединены с выходами дискриминаторов 3, входы питани  элемента ШШ 6 соединены соответственно с шинами положительного 5 и отрицательного 10 питани , которые соединены с соответствующими входами дискриминаторов 3, а шина 10 отрицательного питани  соединена также с общим входом цифрового элемента 1, В качестве цифрового элемента 1, который реализует некоторую двоичную функцию, может быть вз та люба  известна  микросхема, БИС или цифровой блок. Обычно в микросхемах уровень Лог,О соответствует напр жению. 302 близкому к нулю (). а уровень Лог,1 - напр жению, близкому к напр жению питани  Е микросхем (), Дл  работы устройства используютс  разнопол рные пороговые уровни двоичных сигналов. Это можно обеспечить питанием обычных микросхем, двухпол рным напр жением Е1 и Е2 относительно общей шины таким образом, чтобы (Elf + JE2 |Е|. Желательно, чтобы пороговые уровни напр жений, соответствующих Лог,1 (и) и Лог,О (Од) схемы с трем  состо ни ми, отлича сь по знаку, были примерно одинаковы , т,е, и, I , Таким образом, схема с трем  состо ни ми питаетс  разнопол рным напр жением +Е1 и -Е2, Она обеспечивает обработку кроме логических сигналов 1 и О еще и сигнагюв обозначаемых л/ (тильда). Причем Лог,1 соответствует напр жение U.((U4nop. и и Е,), сигналу Лог,О - напр жение (-Е2 о Up pop), сигналу - напр жение U (-UQ вор- U л пор ) гДе и, п,р (VO-KOP ) пороговые уровни напр жений Лог,1 (0), Функционирование схемы с трем  состо ни ми с одним выходом и п входами сводитс  к тому, что она реализует . некоторую функцию f f (xj, ,,,, Xj, ,,,, х„), причем f 0(1), если V хДх-t (0,1)3 J если же х(х-), то f , Функционирование устройства с m выходами может быть описано посредСТ9ОМ описани  m схем с трем  состо ни ми с одним выходом. Цифрова  схема с трем  состо ни ми работает следующим образом. Если на все входы 2 устройства поступают сигналы, уровень напр жений крторых соответствует Лог,О (U) либо Лог,1 №4), то в таком ретсиме дискриминаторы сигнала - не срабатывают и на выходе элемента ИЛИ 6 имеетс  сигнал, который обеспечивает прохождение через ключ 7 сигнала с выхода цифрового элемента 1 на выход 9 устройства . Этот сигнал, в соответствии с функцией f, может иметь уровень напр жени  U либо U, И в том, и в другом случае элемент 8 индикации (например, лампа накаливани ) показывает правильное функционирование схемы с трем  состо ни ми (лампа светитс ) , Если хот  бы на одном из входов 2 устройства по вл етс  сигнал л (это возможно при обрьюе некоторого входа 1 либо при коротком замыкании любого входа 2 с общей шиной 4 питани ), то срабатывает соответствующий дискриминатор 3 сигнала и с него напр жение через элемент ИЛИ 6 посту пает на ключ 7 Последний закрьшаетс , отдел ет выход элемента 1 от вых да 9 устройства. Элемент 8 индикации не светит, что свидетельствует о наличии отказов в устройстве о Таким образом, если на входах 2 устройства имеютс  сигналы заданных логических уровней, то сигна логического уровн  имеетс  и на выходе устройства, если же хот  бы на одном входе схемы есть сигнал А- , то такой же сигнал устанавливаетс  и на выходе устройства. Дл  функционировани  устройства необходимо, чтобы, в случае, если некоторый ее вход оборван, на этом же входе был сигнал . Дискриминатор 3 сигнала содержи известные триггеры Шмитта, дополненные делителем на резисторах 11 и 12 и стабилитроном 13 на входе. Если вход триггеров (фиг. 2 и 3) оборван, то напр жение на их входах близко к нулю (логический сигнал ) Это объ сн етс  тем, что стабилитроны 13 закрыты. Кроме того, транзисто 14 закрыт, транзистор 15 открыт, а напр жение на выходе триггера соответствует Лог.О (фиг, 2), Дл  триггера, представленного на фиг. 3 при оборванном входе, транзистор 14 открыт, а транзистор 15 закрыт, напр жение на выходе соответствует Лог.1. Такое же состо ние транзисторов триггера имеетс  при любом по величи не отрицательном (положительном) напр51жении дл  триггера, представленного на фиг. 2 (фиг. 3), так как стабилитроны 13 закрыты. Напр жение стабилизации стабилитронов выбираетс , исход  из услови  Uc,5 1Е2(и,|Е1)). Если напр жение на входе триггера (фиг. 2) превышает уровень U-lBob стабилитрон 13 открьгоаетс  и на выходе триггера устанавливаетс  сигнал Лог.1, Если напр жение на входе триггера (фиг. 3) ниже уровн  - Upfjop , то стабилитрон 13 открываетс  и на выходе триггера устанавливаетс  сигнал Лог.О, Установка входного напр жени , при котором открьшаетс  стабилитрон 13, достигаетс  как подбором его напр жени  стабилизации, так и выбором параметров резистороз 11 и 12. Таким образом, на входах предлагаемых триггеров Шмитта могут быть сигналы 1, О, v , а на выходах только О и 1. Схема дискриминатора (фиг, 6) состоит из двух триггеров Шмитта и логического элемента 16 неравнозначности . Функционирование дискриминатора сигнала /v представлено следующей таблицей. Ключ содержит оптрон 17 и вьтр мительный мост из диодов. Если на вход ключа не поступает игнал Лог.1, то светодиод не ветитс , фототранзистор заперт, выход ключа отключен. Если на вход ключа поступает сигал Лог.1, то светодиод светитс , ледовательно, фототранзистор открыт ключ включен.

10 ч 5 5i

-tfiei

Выход

I

гЯС

Вход

Фuг.tf

Ч

Влод

Выход

0-f2

Фиг-З

Фиг. 5

Выход

16 Ь

Claims (1)

1. КОНТРОЛИРУЕМОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО, содержащее цифровой элемент, входы которого являются входами контролируемого логического уст ройства;, каждый из которых соединен с входом соответствующего дискриминатора, общий вход питания которого соединен с общей шиной устройства, шина положительного питания которого соединена с входом положительного питания цифрового элемента, отличающееся тем, что, с целью повышения достоверности контроля, в него введены элемент ИЛИ, ключ и элемент индикации, который включен между выходом ключа, который является выходом контролируемого логического устройства, и общей шиной, которая соединена с общим входом ключа, первый и второй входы которого соединены соответственно с выходом цифрового элемента и выходом элемента ИЛИ, информационные входы которого соединены с выходами дискриминаторов, входы питания элемента ИЛИ соединены соответственно с шинами положительного и отрицательного питания, которые соединены с соответствующими входами дискриминаторов, а шина отрицательного питания соединена также с общим входом цифрового элемента.

   >