SU1179389A1 - Устройство дл моделировани нейрона - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ НЕЙРОНА, содержащее генератор тактовых импульсов, блок моделировани  обобщенного дендрита, выполненный в виде п моделей синапсов, в каждую из которых вход т четыре элемента И и реверсивньй счетчик, суммирующий и вычитающий входы которого соединены с выходами соответственно первого и второго элементов И модели синапса, первые входы которых подключены к выходам соответственно третьего и четвертого элементов И модели синапса, первьш вход третьего и вход четвертого элементов И.соединены с информационным входом устройства, j-ый (, 2, ... п) адресный вход которого подключен к второму входу третьего элемента И и к инверсному входу четвертого элемента И i-ой модели синапса, выходы реверсивного счетчика -ой модели синапса соединены с информационными входами реверсивного счетчика ( i - 1)-ой модели синапса, информационные входы реверсивного счетчика Л-ой модели синапса подключены к ши-не потенциала логического нул , выходы реверсивного счетчика первой модели синапса соединена с одной группой входов схемы сравнени , друга  группа входов которой подключена к соответствующим вьЕходам счетчика порога, вторые входы первых и вторых элементов И всех моделей синапсов соединены с первым выходом распределител  импульсов и с первым входом элемента И, выход которого через одновибратор подключен к выходу устройства, выход генератора тактовых импульсов соединен с входом распределител  импульсов, второй выход которого подключен к входам разрешени  приема информации (Q реверсивных счетчиков всех моделей (Л синапсов, выход схемы сравнени  соединен с вторым входом элемента И, отличающеес  тем, что, с целью повьшени  точности моделировани , в него введены сумматор вычислени  порога острой настройки и блок обучени , состо щий из двух элементов И, счетчика, реверсивного счетчика, элемента ИЛИ, регистра, 00 00 элемента равнозначности и схемы сравнени , выход которой соединен с о третьим входом элемента И, вход задани  радиуса расфокусировки и вход разрешени  записи порога острой настройки устройства подключены соответственно к вычитающему входу и к входу разрешени  приема информации счетчика порога, информационные входы которого соединены с соответствую цими выходами сумматора вычислени  порога острой настройки, входы которого подключены к адресным входам устройства, информационный вход которого соединен с входом элемента равно

Description

значности, управл ющий вход которого  вл етс  входом устройства, выход элемента равнозначности подключен к первому входу первого элемента И блока обучени , выход которого соединен с входом суммировани  реверсивного счетчика блока обучени , выходы которого подключены к первой группе входов схемы сравнени  блока обучени  и к входам элемента ИЛИ блока обучени , выход которого соединен с первым входом второго элемента И блока обучени , выход которого подключен к счетному входу счетчика блока обучени , выход переполнени  которого соединен с вычитающим входом ревесивного счетчика блока обучени , вход задани значени  порога по обучению устройства подключен к входу регистра блока обучени , вькоды которого соединены с второй группой входов схемы сравнени  блока обучени , первый и второй выходы распределител  импульсов подключены к вторым входам соответственно второго и первого элементов И блока обучени , выход схемы сравнени  соединен с третьим входом первого элемента И блока обучени .

Изобретение относитс  к устройствам моделировани  элементов нервной системы и может быть использовано в системах распознавани  образов и управлени , в частности в системах рас познавани  и синтеза речи. Целью изобретени   вл етс  повышение точности -моделировани  нейрона за счет разделени  механизмов адресации и пам ти, и улучшени  ка чества вьщелени  признаков распознаваемых классов путем увеличени  возможной длины обучающих последователь ностей. На фиг. 1 представлена блок-схема устройстваJ на фиг. 2 - временные диаграммы работы устройства. -Устройство (фиг. 1) содержит блок 1 моделировани  обобщенного дендрита , состо щий из м последовательно соединенных блоков 2 моделировани  синапсов (где п - длина адресного слова), состо щих из блока 3 знака синапса, в состав которого вход т третий, первый, четвертый и второй элементы И 4-7 и реверсивного счетчика 8, пороговьй блок 9, состо щий из сумматора 10 вычислени  порога острой настройки, счетчика 11 порога и схемы 12 сравнени  Двух чисел блок 13 обучени , состо щий из элемента 14 равнозначности, первого элемента И 15, реверсивного счетчика 16, второго элемента И 17, счетчика 18, элемента ИЛИ 19, схемы 20 срав , нени  и регистра 21 (хранени  порога по обучению), блок 22 генерации, блок выходного импульса, состо щий из элемента И 23 и одновибратора 24, генератора 25 тактовых импульсов, и распределитель 26 импульсов. Входами устройства дл  моделировани  нейрона  вл ютс  информационный вход 27, адресные входы 28, первый , второй, третий и четвертый управл ющие входы 29-32, выход 33. Устройство работает следующим образом. На информационный вход 27 устройства поступает входной сигнал, представл ющий собой псевдослучайную последовательность импульсов А { а : а- , 1U , (временна  диаграмма которого представлена на фиг. 2), которьй проходит на входы блоков 3 знака синапса и в зависимости от состо ни  соответствующего адресного входа 28, в реверсивный счетчик 8 по положительному фронту последовательности Ф, добавл етс  +1 или -1. По положительному фронту тактовой последовательности Oj происходит перезапись состо ни  счетчика 8 j-ro блока 2 моделировани  синапса в счетчик 8 ( j- 1)-го блока 2 моделировани  синапса. Счетчик 8 первого блока 2 моделировани  синапса заполн етс  нул ми на каждом такте последовательности Ф , Таким образом, в блоке 1 моделиро31 вани  обобщенного дендрита происходит вычисление свертки (t - n)b .,где b - весовые t-i-r коэффициенты св зей, п-членного от- резка входной последовательности А с адресным словом устройства, задаваемым распределением нулей и единиц на адресных входах 28 устройства дл  моделировани  нейрона, которое  вл етс  посто нным дл  данного устройства, причем нулевое состо ние адресного входа моделирует отрицательную св зь, а единичное - положительную . Максимальна  величина откли ка, равна  числу единиц в адресном слове, достигаетс  при совпадении текущего п-членного отрезка входной последовательности А с адресным еловом устройства. На каждом такте ф сумма 2, накопленна  в счетчике 8 последнего блока 2 моделировани  си напса, поступает на вход схемы сравнени  12 порогового блока 9 и сравни ваетс  со значением порога h. На выходе схемы 12 сравнени  по вл етс  сигнал логической 1 в случае, если . Устройство откликаетс  строго на свой адрес, если порог h равен .числу единиц в адресе (так называемы порог острой настройки hgfj). При h расфокусировки , устройство откликаетс  также на все h-членные отрезки входной последовательности, отличающиес  от адреса устройства не более чем на г единиц по Хеммингу. Значение порога острой настройки вычисл етс  в сумматоре 10, на входы которого поступает информаци  с адресных входов 23 устройства. Значение порога острой настройки заноситс  в счетчик. 11 по разрешающему импульсу с управл кнцего входа 30. Значение радиуса расфокусировки вычитаетс  из значени порога острой настройки при подаче на вычитающий вход счетчика 11 (вход 29 устройства) серии из г импульсов Таким образом, блок 1 моделировани  обобщенного дендрита совместно с пороговым блоком 9 позвол ет осущес вить ассоциативную адресацию устрой 9 ства дл  моделировани  нейрона ассоциацией по г-членному отрезку входной последовательности. При наличии логической единицЬ на выходе схемы 12 сравнени  и логической единицы на выходе злемента 14 равнозначности блока 13 обучени , котора  по вл етс  там при совпадении информации на входе 31 и информационном входе 27, импульс тактовой последовательности Ф проходит на вход элемента И 15 и с выхода последнего поступает на суммирук ций вход реверсивного счетчика 16. При наличии хот  бы одной единицы в реверсив ном счетчике 16 .на выходе элемента ИЛИ 19 по вл етс  логическа  единица, позвол юща  импульсам тактовой последовательности Ф пройти на вход элемента И 17, причем счетчик 18 пропускает каждый К-й импульс на вычитающий вход реверсивного счетчика 16. На выходе схемы 20 сравнени  по вл етс  логическа  единица при условии, что сумма, накопленна  в счетчике 16, не меньше значени  порога по обучению, содержащегос  в регистре 21. Значение порога по обучению может быть записано в регистр 2Т по входу 32. Таким образом, блок 13 обучени  обладает способностью запоминать число переходов по последовательности из данного адреса по нулю или по единице (в зависимости от значени  на -входе 32), забывать накопленную информа- цию со скоростью, котора  в К раз меньше скорости поступлени  входной информации, определ емой тактовой частотой устройства. При наличии сигналов логической единицы с выхода схемы 12 сравнени  порогового блока 9 и схемы 20 сравнени  блока 13 обучени  на входах элемента И 23 импульс тактовой последовательности Ф поступает на вход одновибратора 24. По положительному фронту этого импульса на входе устройства формируетс  стандатрный импульс, . длительность и форма которого представлены на временной диаграмме .

Claims (1)

1. УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ НЕЙРОНА, содержащее генератор тактовых импульсов, блок моделирования обобщенного дендрита, выполненный .в виде η моделей синапсов, в каждую из которых входят четыре элемента И и реверсивный счетчик, суммирующий и вычитающий входы которого соединены с выходами соответственно первого и второго элементов И модели синапса, первые входы которых подключены к выходам соответственно третьего и четвертого элементов И модели синапса, первый вход третьего и вход четвертого элементов И.соединены с информационным входом устройства, j-ый (j=1, 2, ... η) адресный вход которого подключен к второму входу третьего элемента И и к инверсному входу четвертого элемента И j-ой модели синапса, выходы реверсивного счетчика j-ой модели синапса соединены с информационными входами реверсивного счетчика ( J - 1)-ой модели синапса, информационные входы реверсивного счетчика П-ой модели синапса подключены к шине потенциала логического нуля, выходы реверсивного счетчика первой модели синапса соединена с одной группой входов схемы сравнения, другая группа входов которой подключена к соответствующим выходам счетчика порога, вторые входы первых и вторых элементов И всех моделей синапсов соединены с первым выходом распределителя импульсов и с первым входом элемента И, выход которого через одновибратор подключен к выходу устройства, выход генератора тактовых импульсов соединен с входом распределителя импульсов, второй выход которого подключен к входам разрешения приема информации © реверсивных счетчиков всех моделей синапсов, выход схемы сравнения соединен с вторым входом элемента И, отличающееся тем, что, с целью повышения точности моделирования, в него введены сумматор вычисления порога острой настройки и блок обучения, состоящий из двух элементов И, счетчика, реверсивного счетчика, элемента ИЛИ, регистра, элемента равнозначности и схемы сравнения, выход которой соединен с третьим входом элемента И, вход задания радиуса расфокусировки и вход разрешения записи порога острой настройки устройства подключены соответственно к вычитающему входу и к входу разрешения приема информации счетчика порога, информационные входы которого соединены с соответствующими выходами сумматора вычисления порога острой настройки, входы которого подключены к адресным входам устройства, информационный вход которого соединен с входом элемента равноSU ,,1179389 значности, управляющий вход которого является Входом устройства, выход элемента равнозначности подключен к первому входу первого элемента И блока обучения, выход которого соединен с входом суммирования реверсивного счетчика блока обучения, выходы которого подключены к первой группе входов схемы сравнения блока обучения и к входам элемента ИЛИ блока обучения, выход которого соединен с первым входом второго элемента И блока обучения, выход которого подключен к счетному входу счетчика блока обучения, выход переполнения которо го соединен с вычитающим входом реверсивного счетчика блока обучения, вход задания значения порога по обучению устройства подключен к входу регистра блока обучения, выходы которого соединены с второй группой входов схемы сравнения блока обучения, первый и второй выходы распределителя импульсов подключены к вторым входам соответственно второго и первого элементов И блока обучения, выход схемы сравнения соединен с третьим входом περ-

   вого элемента И блока обуче- НИЯ .

   ί