SU1175037A1

SU1175037A1 - Redundant synchronous-signal generator

Info

Publication number: SU1175037A1
Application number: SU843713350A
Authority: SU
Inventors: Иосиф Соломонович Фридман
Original assignee: Предприятие П/Я В-2969
Priority date: 1984-03-12
Filing date: 1984-03-12
Publication date: 1985-08-23

Abstract

1. РЕЗЕРВИРОВАННЫЙ ГЕНЕРАТОР СИНХРОИМПУЛЬСОВ, содержащий в каждом канале задающий генератор,выход которого подключен к счетному входу формировател синхросигналов, содержащего последовательно соединенные элемент совладений,счетчик и де- . шифратор фазирующего сигнала,о т л: ич а ю щ и и с. тем, что, с целью повышени надежности, в него введены многоустойчивый триггер и в каждый канал-блок контрол и коммутатор, потенциальные входы ка щого коммутатора подключены к соответствукщему выходу многоустойчивого триггера, импульсные входы - к выходам фазирующих сигналов соответствующих формирователей синхроимпульсов соседних : каналов, к установочным входам блоков контрол соседних каналов и диагностирующим входам блока контрол данного канала, а выход коммутатора к установочному входу формировател синхроимпульсов данного канала , выход блока контрол каждого канала подключен к соответствук чему i установочному входу многоустойчивого триггера, а в состав формировател синхроимпульсов введен элемент прив зки фазы, выход которого подключен к первому входу элемента совпадений, установочный вход - к установочно1 у входу формировател синхроимпульсов, а счетчнмй выход - к счетному входу формировател синхроимпульсов, а , второй вход элемента совпадений соединен с выходом фазирующего сигнала. 2. Генератор по п. 1, о т л ич а ю щ и й-с тем,что коммутатор ; ,содержит инвертор, два трехвходовых элемента совпадений и элемент ИЛИ, входы которого соединены с выходами ; элементов совпадений, первые входы которых объединены и через инвертор соединены с потенциальным входом данного канала, вторые и третьи входы элементов совпадений подключены соответственно к потенциальному и :импульсному входам соседних каналов. ; .3. Генератор по шт..1 и 2, о т- , личающийс тем, что блок контрол содержит четыре элемента i контрол и анализатор, входы которого : подключены к выходам элементов контро л , а выход анализатора - к выходу блока контрол ,установочный вход блока контрол соединен с установочными входами нечетных и счетными входами четных элементов контрш1 ,а диагностирующие входы соответственно подключены к счетному и установочному входам первого и второго,третьего и четвертого элементов контрол .1. A RESERVATED SYNCHROIMPULSE GENERATOR, containing in each channel a master oscillator, the output of which is connected to the counting input of the sync signal generator containing the condominiums connected in series, the counter and the de-. phasing signal encoder, о tl: ich a y i and c. By the fact that, in order to increase reliability, a multistable trigger is introduced into it and into each channel-control unit and switch, the potential inputs of each switch are connected to the corresponding output of the multistable trigger, the pulse inputs to the outputs of the phasing signals of the corresponding clock drivers of adjacent: to the installation inputs of the control units of neighboring channels and the diagnostic inputs of the monitoring unit of this channel, and the output of the switch to the installation input of the sync pulse generator yes channel, the output of the control unit of each channel is connected to the corresponding i setup input of the multi-stable trigger, and the phase lock element is entered into the sync pulse generator, the output of which is connected to the first input of the coincidence element, the output is to the counting input of the sync pulse generator, and the second input of the coincidence element is connected to the output of the phasing signal. 2. The generator according to claim 1, of which is a switch and a switch; , contains an inverter, two three-input coincidence elements and an OR element whose inputs are connected to the outputs; elements of coincidence, the first inputs of which are combined and through the inverter are connected to the potential input of this channel, the second and third inputs of the elements of coincidence are connected respectively to the potential and: pulse inputs of adjacent channels. ; .3. Generator according to pcs. 1 and 2, о t-, characterized in that the control unit contains four i control elements and an analyzer, the inputs of which are connected to the outputs of the control elements, and the output of the analyzer to the output of the control unit, the control input of the control unit connected to the installation inputs of the odd and counting inputs of the even elements of the counter, and the diagnostic inputs, respectively, are connected to the counting and installation inputs of the first and second, third and fourth control elements.

Description

Изобретение относитс к радиоэлек тронике; и может найти применение в системах цифровой передачи информаци дл организации синхронной работы ци ровых устройств. Цель изобретени - повышение наде ности резервированного генератора си хроимпульсов , На фиг.1 представлена блок-схема резервированного генератора синхроимпульсов; на фиг,2 - структурна сх ма формировател синхроимпульсов; на фиг. 3 - схема коммутатора на фиг. 4 - схема блока контрол ; на фиг. 5 - схема элемента многоустойчи вого триггера; на фиг. 6 - схема эде мента прив зки фазы. Генератор фиг. 1 содержит многоус тойчивый триггер 1, состо щий из канальных элементов 1|, I в каждом канапе задающий генератор 2, подключенный к счетному входу 3 формировател 4 синхроимпульсов,установочный вход 5 которого подключен к выходу 6 коммутатора 7,а фазирующий выход 8 - установочному входу 9 блока 10 контрол данного канала и соот ветствующему диагностирующему входу 11 или 12 блоков 10 контрол соседних каналов,к соответствующим импуль сным входам 13 и 14 коммутаторов 7 соседних каналов.Потенциальный вход 15коммутатора 7 подключен к выходу 16элемента многоустойчивого триггег ра данного канала,а потенциальные входы 17 и 18 - к соответствующим вы ходам 16 элементов многоустойчивого триггера соседних каналов и входам 19 и 20 данного канала, установочньй вход 21 элемента многоустойчивого триггера соединен с выходом блока 22 блока 10 контрол . Выходы 23 вл ютс выходами устройства. Формирователь 4 синхроимпульсов (фиг. 2) содержит последовательно соединенные элемент 24 прив зки фазы , элемент 25 совпадений, счетчикформирователь 26 синхроимпульсов, дешифратор 27, выход которого вл етс выходом 8 фазирующего сигнала и подключен к второму входу элемента 25 совпадений. Счетные входы 28 и 29 соответственно элемента 24 прив зки фазы и счетчика 26 подключены к счет ному входу 3 формировател 4 синхроимпульсов , установочный вход 5 которого соединен с установочным входом 30 элемента 24. Коммутатор 7 (фиг.З) содержит инвертор 31, подключенный к первым входам элементов 32 и 33 совпадений, вторые входы которых соответственно подключены к потенциальным входам 17 и 18, а третьи входы соответственно подключены к импульсным входам 13. и 14. Выходы элементов 32 и 33 совпадений через элемент ИЛИ 34 подключены к выходу 6 коммутатора. Блок 10 контрол (фиг.4) содержит элементы 35 - 35 контрол , подключенные выходами 36 к соответству- ющим входам 37-40 анализатора 41, установочные входы 42 элементов 35f и 35J. контрол объединены со счетны- ; ми входами 43 элементов 35 tи 354 контрол и подключены к установочному входу 9 блока 10 контрол ,диагностирующие входы 11 и 12 которого соответственно подключены к счетному 43 и установочному 42 входам соответственно элементов 35,35 и 35,35 контрол . Элемент 35 f контрол содержит элемент 44 совпадений, инвертор 45, элементы 46 - 48 пам ти. Счетные входы элементов 46 и 47 пам ти объединены и подключены к счетному входу 43, установочньй вход 42 подключен к установочному входу R элемента 46 и через инвертор.к установочному входу R элемента 47, инверсные выходы элементов 46 и 47 через элемент 44 совпадений подключены, к элементу 48,выход которого подключен к выходу 36 элемента 35i контрол ,а вход установки в нуль-к шине обну ени . Анализатор 41 (фиг. 4) содержит элементы 49-52 пам ти, установочные входы в единицу которых подключены соответственно к входам 37 - 40 анализатора 4l, входы установки в шине обнулени , а пр мые выходы триггеров 49, 51, и 50, 52 через соответствующие элементы 53 и 54 совпадений и элемент ШШ 55 подключены к выходу блока 22 контрол . Элемент многоустойчивого триггера 1 (фиг.5) содержит трехвходовой элемент 56 совпадений. Элемент.24 прив зки фазы (фиг.6) . содержит последователь1 о соединен-: ные инвертор 57, IK -триггеры 58 и 59, элемент 60 совпадений и инвертор 61, счетные входы IK - триггеров и первьй вход элемента 60 совпадений подключены к синхронизирутащему входу 28,вход установки 5 соединен с вxoдo il и через инвертор 57-с входом К IK - триггера 58. Пр мой выход триггера 58 и инверсный выход триггера 59 соединены соответственно с вторым и третьим входами элемента 60 совпадений . Перед началом работы по шине обну лени (на фиг, 1 не показана) выдает с сигнал, устанавливающий блоки 10 контрол в исходное состо ние; на выходах 22 блоков 10 контрол устанавливаетс логическс 1, и многоустойчивый триггер 1 устанавливаетс в одно из устойчивых состо ний, например на выходе 16 элемента 1 - логи ческа 1, а на выходах 16 элементов 1J , 13 логический О . Далее воз буждаютс генераторы 2, и каждый из каналов формирует по выходам 23 сетки синхросигналов. На выходе 8 дешифратора 27 (фиг. 2) формируетс фазирующий сигнал. Фазирующий сигнал поступает на импульсные входы 13 и 14 коммутаторов 7 и, поскольку на выходе 16 элемента 1 логическа 1, на входах 17 коммутаторов 7 (фиг.З) второго и третьего каналов резервированного тактового генератора логическа н1 и фазирующие сигналы первого канала проход т на выход 6 коммутатора 7 и поступают на установочный вход 5 формировател 4 синхросигналов второго и третьего каналов генератора. Как следует из принципа действи элемента прив зки фазы на его выходе формируетс одиночный импульс, жестко св занный по фронту с фазирующим сигналом и следующий с частотой фазирующего сигнала. Одиночные импульсы поступают на первый вход элемента 25 совпадений, на второй вход которого поступает фазирующий сигнал собственного канала. Поскольку фазирующий сигнал первого канала формрруетс от асинхрон- ного генератора по отношению к задающему генератору второго и третьего каналов, то наблюдаетс дрейф одиночного импульса относительно фазирующего сигнала второго и третьего каналов. Как только произойдет совпадение по фазе одиночного и фазирующего сигналов, осуществл етс коррекци счетчика-формировател 26 по установочному входу 3. С этого момента времени одноименные синхроимпульсы различных каналов и фазирующие импульсы синхрофазируютс . Максимальна систематическа .. погрешность расфазировки одноименных сигналов определ етс как tT, где Т - длительность периода импульсов задающего генератора 2. Ранее было установлено, что по частоте ведущий первый канал. Допустим что в первом канале произошел сбой и длительность периода фазирующих сигналов изменилась. Поскольку в третьем и втором каналах имеютс свои фазирующие сигналы,которые стробируют через элемент 25 совпадений установочный вход S счетчика - формировател 26, то длительность периода фазирующих сигналов второго и третьего каналов остаетс без изменений. На блоки контрол в какой-то момент времени поступают искаженные по длительности периода фазирующий сигнал первого канала и фазируюораге сигналы второго и третьего каналов. До пустим, что в результате сбо или отказа длительность периода фазирующих сигналов увеличилась. В блоке контрол первого канала произойдет срабатывание элементов 35 -( и 35з контрол . Результат срабатьшани фиксируетс элементами 49 и 51 пам ти и через элемент 53 совпадений и элемент ИЛИ 55 передаютс на выход 22 (фиг.4), и далее на установочный вход элемента 35-} . В результате этого ведущим по частоте устанавливаетс либо второй, либо третий канал . Во втором канале из-за увеличени длительности периода фазирующего сигнала сработает элемент 354 контрол , его результат срабатывани заноситс в элемент 52 пам т ти. Однако элемент 54 совпадени не сработает и на выход блока контрЬл второго канала сигнал переключени не проходит. Аналогична ситуаци и в блоке контрол третьего канала. Максимальное врем срабатывани блоков контрол определ етс на 2 КТ, где К - коэффициент делени счетчика-формировател 26. Поскольку за это врем фазовое положение фази-This invention relates to radio electronics; and can be used in digital information transmission systems for the organization of synchronous operation of cire devices. The purpose of the invention is to increase the reliability of the redundant generator of sync pulse, Figure 1 shows the block diagram of the redundant sync pulse generator; FIG. 2 shows a structured synchro maker sync pulse; in fig. 3 is a diagram of the switch in FIG. 4 - control unit diagram; in fig. 5 is a schematic of an element of a multi-resistant trigger; in fig. 6 is a schematic diagram of phase attachment. The generator of FIG. 1 contains a multistable trigger 1, consisting of channel elements 1 |, I, in each canape, a master oscillator 2, connected to counting input 3 of the forcing device 4 sync pulses, setup input 5 of which is connected to output 6 of switch 7, and phasing output 8 - setup input 9 of the control unit 10 of this channel and the corresponding diagnostic input 11 or 12 of the control units 10 of adjacent channels, to the corresponding pulse inputs 13 and 14 of the adjacent channel switches 7. The potential input 15 of the switch 7 is connected to the output 16 of the element oustoychivogo triggeg pa of the channel, and the potential inputs 17 and 18 - to the corresponding elements 16 moves you mnogoustoychivogo adjacent channels and trigger inputs 19 and 20 of the channel, the mounting element 21 mnogoustoychivogo input latch coupled to the output unit 22 the control unit 10. Outputs 23 are device outlets. Synchronization driver 4 (Fig. 2) contains phase-locked element 24, coincidence element 25, clock synchronizer 26, decoder 27, the output of which is output 8 of the phasing signal and connected to the second input of coincidence element 25. The counting inputs 28 and 29, respectively, of the phase assignment element 24 and the counter 26 are connected to the counting input 3 of the sync driver 4, the installation input 5 of which is connected to the installation input 30 of the element 24. The switch 7 (FIG. 3) contains an inverter 31 connected to the first the inputs of elements 32 and 33 matches, the second inputs of which are respectively connected to potential inputs 17 and 18, and the third inputs are respectively connected to pulse inputs 13. and 14. The outputs of elements 32 and 33 matches through the element OR 34 are connected to output 6 of the switch. The control unit 10 (FIG. 4) contains control elements 35 - 35 connected by outputs 36 to the corresponding inputs 37-40 of the analyzer 41, installation inputs 42 of elements 35f and 35J. control combined with counting; The inputs 43 of the elements 35 t and 354 of the control and are connected to the installation input 9 of the control unit 10, the diagnostic inputs 11 and 12 of which are respectively connected to the counting 43 and the installation 42 inputs of the elements 35.35 and 35.35 respectively. The control element 35 f contains a coincidence element 44, an inverter 45, memory elements 46, 48. The counting inputs of the memory elements 46 and 47 are combined and connected to the counting input 43, the installation input 42 is connected to the installation input R of the element 46 and through the inverter to the installation input R of the element 47, the inverse outputs of the elements 46 and 47 through the matching element 44 are connected, to element 48, the output of which is connected to the output 36 of the control element 35i, and the input of the device to zero on the reset bus. The analyzer 41 (FIG. 4) contains memory elements 49-52, the installation inputs to the unit of which are connected respectively to the inputs 37-40 of the analyzer 4l, the inputs to the zeroing bus, and the direct outputs of the triggers 49, 51, and 50, 52 through the corresponding elements 53 and 54 of coincidence and the element ШШ 55 are connected to the output of control unit 22. Element multistable trigger 1 (figure 5) contains a three-input element 56 matches. Element. 24 phase bindings (Fig. 6). contains a sequence1 of connected inverter 57, IK triggers 58 and 59, coincidence element 60 and inverter 61, IK trigger trigger inputs and the first input of coincidence element 60 are connected to sync input 28, installation 5 is connected to input I and through Inverter 57-with input K IK - flip-flop 58. Direct output of flip-flop 58 and inverse output of flip-flop 59 are connected respectively to the second and third inputs of coincidence element 60. Before starting work on the reset bus (shown in Fig. 1, not shown), it issues a signal that sets the control units 10 to the initial state; at outputs 22 of control unit 10, logic 1 is set, and multistable trigger 1 is set to one of stable conditions, for example, at output 16 of element 1, logical 1, and at outputs 16 of elements 1J, 13 logical O. Next, oscillators 2 are excited, and each of the channels forms a grid of clock signals 23 at the outputs. At the output 8 of the decoder 27 (Fig. 2), a phasing signal is generated. The phasing signal is fed to the pulse inputs 13 and 14 of the switches 7 and, since the output 16 of the element 1 is logical 1, the inputs 17 of the switches 7 (FIG. 3) of the second and third channels of the reserved clock generator logical n1 and the phase signals of the first channel go to the output 6 of the switch 7 and arrive at the installation input 5 of the generator 4 sync signals of the second and third channels of the generator. As follows from the principle of operation of the phase-locking element, a single pulse is formed at its output, rigidly connected along the front with the phasing signal and following with the frequency of the phasing signal. Single pulses are received at the first input of the element 25 matches, the second input of which receives the phased signal of its own channel. Since the phasing signal of the first channel is formed from the asynchronous generator with respect to the driving generator of the second and third channels, a single pulse is observed drifting relative to the phase signal of the second and third channels. As soon as the phase of the single and phasing signals coincides, the counter-former 26 is corrected by the setup input 3. From this point in time, the same sync pulses of the various channels and the phase pulses are synchronized. The maximum systematic .. dephasing error of the same signal is defined as tT, where T is the duration of the period of the pulses of the master oscillator 2. Earlier, it was found that the frequency is the leading first channel. Assume that the first channel has failed and the period of the phasing signals has changed. Since the third and second channels have their own phasing signals, which gate through the matching element 25 to the setup input S of the counter-driver 26, the period duration of the phase signals of the second and third channels remains unchanged. At some point in time, the control units receive the phase signal of the first channel and the signals of the second and third channels that are distorted by the period duration. Let us assume that as a result of a failure or failure, the period of the phasing signals has increased. In the control unit of the first channel, the elements 35 - (and 35z control will be triggered. The result of the operation is fixed by the memory elements 49 and 51 and through the match element 53 and the OR element 55 is transmitted to output 22 (FIG. 4), and then to the installation input of element 35 -}. As a result, either the second or the third channel is set to lead in frequency. In the second channel, due to an increase in the duration of the period of the phasing signal, control element 354 will work, its result will be recorded in memory element 52. the switching signal of the second channel does not pass to the output of the second channel control unit. The situation is similar in the third channel control unit. The maximum response time of the control units is determined by 2 CTs, where K is the dividing ratio of the counter forming 26. Because during this time the phase position of the phase -

рующих сигналов первого, и второго каналов практически не изменитс , то процесс замещени ведущего по частоте канала не отражаетс .на расфазировке сигналов второго и третьего каналов. В качестве анализатора может быть использована вычислительна машина, в которой могут быть предусмотрены программным методом дальнейшие -операции по возвращению элементов пам ти блоков контрол в исходно состо ние, отключение отказавшего канала .Since the signals of the first and second channels remain almost unchanged, the process of replacing the frequency leading channel is not reflected in the de-phasing of the signals of the second and third channels. As an analyzer, a computer can be used, in which software operations can be foreseen by further operations for returning the memory elements of the control units to their initial state, and turning off the failed channel.

Применение предлагаемого устройства позвол ет нар ду с отказами типа логический jCf) и логическа «Ipeгистрировать отказы, св занные с изменением длительности периода, т.е. вести допусковый контроль - повысить эффективность контрол . Функции формировани синхросигналов и фазирующего сигнала в предлагаемом устрой .стве совмещены, вместо шести генераторов и двух ступеней преобразовани сигналов используютс три генератора и одна ступень преобразовани сигналов , при этом функциональные возможности устройства увеличились, так как уменьшено оборудование, повышен коэффициент его использовани .The application of the proposed device allows, along with failures of the type logical jCf) and logical "I register the failures associated with a change in the period duration, i.e. to conduct tolerance control - to increase the efficiency of control. The functions of forming the sync signals and the phasing signal in the proposed device are combined, instead of six generators and two stages of signal conversion, three generators and one signal conversion stage are used, while the functionality of the device has increased as the equipment is reduced, its utilization rate is increased.

фиг.Зfig.Z

toto

rjTrjT

ЗУ-tMemory-t

WW

&f& f

4f4f

ГR

4/four/

aa

ww

LULU

J-SJs

96ЛУ96LU

J J

Jtf-f «Jtf-f "

«"

ввнуикнывvvnuiknyv

« "

Jtf-J 4fJtf-J 4f

-4Г-4G

/2/ 2

tf.4tf.4

5050

3Si3Si

22

5555

5/five/

jtfiLJjtfiLJ

Фиг. 5FIG. five

фиг. 6FIG. 6

Claims

1. RESERVED SYNCHRONOUS GENERATOR, containing in each channel a master oscillator, the output of which is connected to the counting input of the clock generator, which contains a series-connected coincidence element, counter and de. a phasing signal encoder, which is because in order to increase reliability, a multistable trigger is inserted into it and each control block and switch channel, the potential inputs of each switch are connected to the corresponding output of the multistable trigger , pulse inputs - to the outputs of the phasing signals of the corresponding drivers of adjacent clock pulses: channels, to the installation inputs of the control units of adjacent channels and the diagnostic inputs of the control unit of this channel, and the output of the switch to the installation at the input of the synchronizer of this channel, the output of the control unit of each channel is connected to the corresponding i installation input of the multistable trigger, and a phase reference element is introduced into the structure of the clock driver, the output of which is connected to the first input of the coincidence element, the installation input is connected to the installation 'input of the clock driver, and the counting output is to the counting input of the clock generator, and the second input of the coincidence element is connected to the output of the phasing signal.

2. The generator according to claim 1, the difference being that the switch ^ contains an inverter, two three-input "coincidence elements and an OR element whose inputs are connected to the outputs of coincidence elements, the first inputs of which are combined through the inverter connected to the potential input of this channel, the second and third inputs of coincidence elements are connected respectively to the potential and pulse inputs of adjacent channels. .3. The generator according to item L and 2, about t- ₍ characterized in that the control unit contains four elements; the control and analyzer, the inputs of which are connected to the outputs of the control elements, and the analyzer output - to the output * of the control unit, the installation input of the control unit connected to the installation inputs of the odd and counting inputs of the even control elements, and the diagnostic inputs are respectively connected to the counting and installation inputs of the first and second, third and fourth control elements.

. .A