SU1169185A1 - Устройство тактовой синхронизаций - Google Patents

Устройство тактовой синхронизаций Download PDF

Info

Publication number
SU1169185A1
SU1169185A1 SU833566260A SU3566260A SU1169185A1 SU 1169185 A1 SU1169185 A1 SU 1169185A1 SU 833566260 A SU833566260 A SU 833566260A SU 3566260 A SU3566260 A SU 3566260A SU 1169185 A1 SU1169185 A1 SU 1169185A1
Authority
SU
USSR - Soviet Union
Prior art keywords
block
output
input
inputs
signal
Prior art date
Application number
SU833566260A
Other languages
English (en)
Inventor
Viktor V Ginzburg
Sergej I Lutovinov
Original Assignee
Le Elektrotekh Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Le Elektrotekh Inst filed Critical Le Elektrotekh Inst
Priority to SU833566260A priority Critical patent/SU1169185A1/ru
Application granted granted Critical
Publication of SU1169185A1 publication Critical patent/SU1169185A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

<p>Изобретение относится к технике связи и может быть использовано в многоканальных демодуляторах с фазоразностной модуляцией, работающих в радиоканалах с селективными замираниями частотных составляющих ивысоким уровнем сосредоточенных помех ,</p> <p>Цель изобретения - повышение помехоустойчивости к воздействию сосредоточенных помех и селективных замираний.</p> <p>На фиг.1 представлена структурная электрическая схема устройства тактовой синхронизации', на фиг.2-вариант построения классификатора каналов.</p> <p>Устройство тактовой синхронизации содержит блок 1 измерителей переходных помех, состоящий из канальных измерительных блоков 2, блока 3 коммутации, измерителя 4 энергии разностного сигнала, селектора 5 минимума, опорного генератора 6, распределители 7 импульсов, каждый канальный измерительный блок' 2 состоит из перемножителей 8 &lt; и 8<sub>2</sub>, интеграторов с цепями 10^—10^ обратной связи, в каждую из которой входит конденсатор 11, выходной ключ 12, ключ 13 сброса, блок 14 распределения, блоки 15(-15^ накопления и классификации, каждый из которых состоит из накопителя 16, классификатора 17 канала, ключа 18, сумматор 19, блок 20 вычитания, интегратор 21, блок 22 принудительной подстройки, блок 23 выбора режима, блок 24 подстройки границ посыI</p> <p>лок, классификатор 17 каналов содержит ключи 25(-25^, элементы 26|-26<sub>м </sub>памяти, накапливающий генератор 27, вычитатели 28(-28^, определители 29(-29^ модуля, компараторы ЗО^-ЗО^ и элеме нт И 31.</p> <p>Устройство тактовой синхронизации работает следующим образом.</p> <p>Входной групповой сигнал 1 (г.), представляющий собой на интервале по2</p> <p>сыпки длительности Т сумму I. гармонических сигналов с фазоразностной модуляцией,</p> <p>ь</p> <p>Кб) = ΣΞ а<sub>е</sub> соз (с^с ),</p> <p>Λ</p> <p>где ар - амплитуда,' Ц) - частота; фаза 1-го канального сигнала,</p> <p>поступает на вход блока 1 измерителей переходных помех. Число канальных измерительных блоков 2 в нем ус-* танавливается по количеству частотных N каналов устройства синхронизации. Обычно N &lt; Ь. В каждом блоке 2 входной сигнал подается на выходы двух перемножителей 8 ( и 8<sub>2</sub>, на управляющие входы которых поступают синфазное и квадратурное напряжения опорного сигнала с частотой, равной частоте настройки данного канального измерительного блока 2. Весь набор опорных сигналов вырабатывает опорный генератор 6, входящий в состав блока 1 измерителей переходных помех. Включенные последовательно перемножитель 8 и интегратор 9 с цепями 10 обратной связи представляют собой коррелятор, вычисляющий проекцию X 0 И ¥ р входного группового сигнала 1 (г) на опорное гармоническое колебание за время Т<sub>о</sub>, соответствующее интервалу ортогональности канальных сигналов, т.е.</p> <p>I К”</p> <p>х^ = У ] КО С.О5 ί-ЦТ,,</p> <p>%</p> <p>ККо</p> <p>У<sub>е</sub> = у | Кс) 3ΐηω<sub>ε</sub>6 ас.</p> <p>ίι</p> <p>Наличие нескольких (2М) цепей 10 обратной связи позволяет вычислять · значение проекции для М сдвинутых друг относительно друга интервалов времени длительностью Т на двух соседних посылках сигнала длительностью Т, причем Т = Т<sub>о</sub> + Т<sub>3</sub>, где Т<sub>3</sub> - длительность защитного интервала для</p> <p>1169185</p> <p>борьбы с межсимвольной интерференцией. Необходимый режим работы цепей 10 обратной связи задается подключением к интегратору 9 с помощью ключа 1 2 и разрядом с помощью ключа 13 <sup>5</sup></p> <p>конденсатора 11. Необходимые импульсы управления коррелятора задаются распределителем 7 импульсов, кото- . рый может быть выполнен^ например, в виде предварительно запрограммирован- <sup>10 </sup>ного постоянного запоминающего устройства (программа которого составляется в зависимости от выбранного числа каналов и длительности посылки сигнала) , управляемого от сче.тчи- 15 ков тактов,входом которого и является вход распределителя 7 импульсов .</p> <p>Таким образом, на каждом произвольно расположенном в начале сеанса 20</p> <p>связи интервале времени Т формируется 1ΝΜ пар проекций сигнала Х<sub>цл</sub>^,</p> <p>У<sub>ПгТ]</sub> на опорные колебания, где индекс η обозначает номер частотного канала устройства синхронизации, а 25</p> <p>индекс ш - номер интервала сдвига.</p> <p>Вычисленные в канальных измерительных блоках проекции коммутируются с помощью блока 3 коммутации на вход измерителя 4 энергии разност- 30 ного сигнала последовательно во времени для каждого частотного канала η и каждого временного сдвига тп.</p> <p>В измерителе 4 энергии разностного сигнала для каждого канала η и временного сдвига т вычисляется величина Х<sup>2<sub></sup>П|(П</sub> ·&gt; характеризующая энергию разности принятого сигнала и его возможного варианта при 2 разрешенных вариантах разности фаз двух со- до седних посылок сигнала, где К - кратность модуляции, ί - индекс, обозначающий номер разрешенного варианта разности фаз ψ', . Так, для однократной ФРМ при Ц&gt;, = 0, =2 . 45</p> <p>72 =(7</p> <p>’ПШ1 пт</p> <p>. X&quot; )<sup>2 </sup>ПП)</p> <p>- х&quot; )<sup>2 </sup>пт</p> <p>+ (Υ</p> <p>пт</p> <p>ι</p> <p>+ Υ )<sup>2 </sup>пт <sup>ζ </sup>. /г</p> <p>Ζ<sup>2</sup> = (Х* - X&quot; )<sup>2</sup> + (Υ</p> <p>пт2 пт мт пт</p> <p>где Х^т» <sup>γ</sup>Ιΐκη &quot; проекции на предыду- ςο а Х^, Υ„ ~ на последующей</p> <p>- Υ” )<sup>2 </sup>пп'</p> <p>щей,</p> <p>посылках сигналов.</p> <p>Селектор 5 минимума определяет</p> <p>наименьшее из значений Ζ<sup>:</sup></p> <p>по всем</p> <p>2 вариантам разностей фаз, т.е. вы- 55 числяет величину 6 <sup>2</sup> .</p> <p>Величины б <sup>2<sub></sup>№</sub> характеризуют наличие переходных помех и являются ис, 4</p> <p>ходными для формирования регулировочной кривой устройства синхронизации: при нахождении т-го интервала интегрирования внутри интервала посылки сигнала соответствующие величины ό всех Ь каналов модема (в том числе в N каналах устройства . синхронизации) равны пулю (без учета внешних помех).</p> <p>С выхода селектора 5 минимума, являющегося выходом блока 1 измерителей переходных помех, величины ύ <sup>2</sup>^ поступают на вход блока 14 распределения, с выхода которого эти величины распределяются по N блокам 15( 15ц накопления и классификации. В каждом из блоков 15 накопления и классификации величины С&gt; <sup>2<sub></sup>1гп</sub> соответствующего η-го канала подаются последовательно во времени для всех М сдвигов на вход накопителя 16, входящего в состав блока 15 накопления и классификации. В накопителях 16 производится усреднение величин С) <sup>2</sup> во времени с целью уменьшения их флуктуации, а также устранение постоянной составляющей этих величин для увеличения динамического диапазона устройства синхронизации. Управляющие сигналы на накопитель подаются с блока 24 подстройки границ посылки сигнала. В блоках 15) 15^ накопления и классификации осуществляется адаптация синхронизации к помеховой обстановке в канале связи. Для этой цели усредненная величина υ <sup>2</sup> с выхода накопителей 16 последовательно во времени для всех М сдвигов поступает на классификаторы 17<sub>(</sub> - 17^ канала, где осуществляется сравнение их величины. Если в каком-либо из частотных каналов значения величин (р примерно</p> <p>, пт</p> <p>равны для всех т (.независимо от их абсолютных значений), этот канал классифицируется как &quot;ненадежный&quot;.</p> <p>В этом случае ключ 18 по сигналу классификатора 17 канала размыкается.</p> <p>Таким образом, в сумматоре 19 для каждого сдвига га суммируются величины (Г<sup>2</sup>^ только для тех частотных каналов, которые классифицированы как надежные, не пораженные сосредоточенной помехой или селективным замиранием. __</p> <p>По сигналам (з с выхода сумматора 19 в блоке 22 принудительной подстройки и блоке 23 выбора режима</p> <p>5</p> <p>1169185</p> <p>6</p> <p>подстройки осуществляется установка устройства синхронизации в один из следующих режимов работы.</p> <p>При режиме &quot;Слежение&quot; происходит плавная подстройка фазы сигнала синхронизации по регулировочной характеристике.</p> <p>Режим &quot;Вхождение в синхронизм&quot; осуществляется в начале сеанса связи.</p> <p>Режим &quot;Блокировка&quot; отключает подстройку фазы сигнала синхронизации при значительном ухудшении помеховой обстановки в канале либо в перерывах между сеансами связи.</p> <p>Режим &quot;Поиск&quot; включается в случае, если интервал между сеансами связи превысил заданный.</p> <p>Режим &quot;Вхождение в синхронизм&quot; фиксируется блоком 23 выбора режима подстройки при выполнении двух условий: из М величин минимальная,</p> <p>в заданное число раз меньше максимальной, т.е. надежно фиксируется оптимальный сдвиг - интервал обработки; оптимальный сдвиг отличается от установленного в данный момент в блоке 24 подстройки границ посылки сигнала более чем на одно значение индекса’т. В указанном режиме блок 22 принудительной подстройки выдает сигнал интегратору 21 установить в блоке 24 подстройки границ посылки сигнала &quot;Оптимальный сдвиг&quot;.</p> <p>Режим &quot;Слежение&quot; осуществляется при выполнении первого из условий режима &quot;Вхождение в синхронизм&quot; и невыполнении второго условия. В режиме &quot;Слежение&quot; блок 20 вычитания и интегратор 21 формируют регулировочную характеристику подстройки фазы, по величине и знаку которой в блоке 24 подстройки границ посылки сигнала осуществляется плавная (градиентная) подстройка фазы тактовых импульсов .</p> <p>При невыполнении первого из условий режима &quot;Вхождение в синхронизм&quot; блок 22 выбора режима подстройки фиксирует режим &quot;Блокировка&quot;, при котором запрещается принудительная установка и подстройка фазы тактовых импульсов. Если режим &quot;Блокировка&quot; длится дольше установленного времени, включается режим &quot;Поиск&quot;, при котором по сигналу из блока 22 принудительной подстройки в накопителях 16 уменьшается постоянная времени усреднения. Такое уменьшение дает возможность при появлении информационного сигнала на входе устройства синхронизации быстро осуществить вхождение в синхронизм.</p> <p>Измеритель 4 энергий разностного сигнала может быть реализован в виде набора сумматоров-вычитателей и квадраторов на операционных усилителях, вычисляющих величины Ζ<sup>2</sup>^· согласно алгоритма.</p> <p>Селектор 5 минимума может быть выполнен на основе аналоговых ключей компаратора на операционном усилителе и конденсатора в качестве элемента памяти для хранения наименьшей из сравниваемых величин. В процессе выбора наименьшей из величин Ζ<sup>2</sup> ·λ»Λ компаратор поочередно сравнивает каждую из входных величин 2<sup>2<sub></sup>тг</sub>,<sub>; </sub>с величиной в элементе 26<sub>3</sub>-26^ памяти. Ес-ли входная величина меньше, чем хранящаяся в элементе памяти, то она переписывается в элемент памяти, если больше, то содержимое элемента памяти не изменяется. Процесс селекции завершается после анализа всех</p> <p>величин Ζ<sup>2</sup> ..</p> <p>Пин</p> <p>Блоки коммутации 3 и распределения 4 могут быть реализованы в виде набора аналоговых ключей с объединенными по четырем группам выходами для блока коммутации и 'объединенными входами для блока распределения</p> <p>Классификатор 17^-17^, каналов работает следующим образом.</p> <p>Поступающие поочередно на вход величины для каждого из М</p> <p>сдвигов записываются через ключи 25ц-25<sub>м</sub> в М элементов 26„-26^ памяти Одновременно в накапливающем интеграторе 27, выполненном, например, на операционном усилителе, вычисляется величина, равная среднему арифметическому значению б<sup>2<sub></sup>т</sub> по всем М сдвигам, т.е.</p> <p>На выходах вычитателей 28<sub>1</sub>-28<sub>Ν </sub>формируются разностные сигналы д<sub>т</sub> , определяющие отклонения величины ^<sup>2<sub></sup>пт</sub> <sup>от</sup> среднего по всем М сдвигам значения. Модули величин , которые вычисляются в определителях 929,,-29^, модуля сравниваются в компараторах ЗО<sub>3</sub>-ЗО<sub>М</sub> с пороговым уровнем %ор · Если (&amp;го) не превышает</p> <p>1 169185</p> <p>8</p> <p>^ίίορ компаратор выдаст на своем выходе сигнал логической &quot;1&quot;. Выходы всех М компараторов объединены на элементе И 31. Если для всех М сдвигов (йго) не превосходит порогового значении, т.е. величины ?' мало отличаются друг от друга элемент И 31 выдает на своем выходе сигнал логической &quot;1&quot;, который, являясь выходным сигналом классификатора канала, указывает, что данный канал является ненадежным.</p> <p>Таким образом, в предлагаемом устройстве пораженные помехой каналы автоматически отключаются и не участвуют в выработке сигнала син5 хронизации.</p> <p>Наличие четырех различных режимов работы в предлагаемом устройстве так товой синхронизации позволяет существенно сократить время вхождения в синхронизм и обеспечить синхронизм при кратковременных резких ухудшениях условий связи.</p> <p>Φαι. / 1</p> <p>1169185</p> <p>Фиг.2</p>

Claims (2)

1. УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИЙ, содержащее блок измерителей переходных помех, накопитель, последовательно соединенные блок вычитания и интегратор, а также блок подстройки границ посылок сигнала, блок выбора режима подстройки и блок принудительной подстройки, выходы которого подключены соответственно
к второму входу интегратора и к первому входу накопителя, к второму входу которого и управляющим входам блока принудительной подстройки, блока измерителей переходных помех, блока вычитания и блока выбора режима подстройки подключен первый выход блока подстройки границ посыпок сигналов, второй выход которого подключен к соответствующим входам интегратора и блока принудительной подстройки, к соответствующему входу которого подключен первый выход блока выбора режима подстройки, второй выход которого подключен к управляющему входу блока подстройки границ посылок сигналов, отличающееся тем, что, с целью повышения
помехоустойчивости к воздействию сосредоточенных помех и селективных замираний, введены блок распределения, Ν-1 накопителей, N ключей, N классификаторов каналов и сумматор, при этом выход блока измерителей переходных помех через блок распределения подключен к сигнальным входам Ν-1 накопителей, выходы каждого из которых подключен к входу сумматора через соответствующий ключ, к управляющему входу которого подключен выход соответствующего накопителя через классификатор канала, выход сумматора подключен к сигнальным входам блока вычитания, блока принудительной подстройки и блока выбора режима подстройки, причем первые и вторые входы Ν-1 накопителей объединены соответственно с первым и вторым входами накопителя .
2. Устройство по п. 1, отличающееся тем, что блок измерителей переходных помех выполнен в виде N объединенных по сигнальному входу канальных измерительных блоков, каждый из которых состоит из двух объединенных по сигнальному входу перемножителей, выходы которых через интеграторы с цепями обратной связи подключены к входам блоков коммутации, выход которого через измеритель энергии разностного сигнала подключен к входу селектора минимума, выход которого является выходом блока измерителей переходных помех, входом которого является вход распределителя импульсов, выходы которого подключены к управляющим входам
1169185
1 169185
блока коммутации и цепей обратной связи интеграторов, причем к опорным входам перемножителей каждого канального измерительно' <> Озона цччключсны соответствующие ква;ц>атурные выходы опорного генератора,
1
SU833566260A 1983-03-15 1983-03-15 Устройство тактовой синхронизаций SU1169185A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833566260A SU1169185A1 (ru) 1983-03-15 1983-03-15 Устройство тактовой синхронизаций

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833566260A SU1169185A1 (ru) 1983-03-15 1983-03-15 Устройство тактовой синхронизаций

Publications (1)

Publication Number Publication Date
SU1169185A1 true SU1169185A1 (ru) 1985-07-23

Family

ID=21054422

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833566260A SU1169185A1 (ru) 1983-03-15 1983-03-15 Устройство тактовой синхронизаций

Country Status (1)

Country Link
SU (1) SU1169185A1 (ru)

Similar Documents

Publication Publication Date Title
US4497060A (en) Self-clocking binary receiver
EP0452317B1 (en) A method of adjusting the phase of a clock generator with respect to a data signal
US4298986A (en) Receiver for phase-shift modulated carrier signals
RU2151467C1 (ru) Приемник с настраиваемым уровневым демодулятором символов
SU1169185A1 (ru) Устройство тактовой синхронизаций
EP0162505B1 (en) Arrangement for generating a clock signal
US3200198A (en) System for extracting word and bit synchronization signals from pcm wave form
US4076965A (en) Universal receiver/sender
NO308020B1 (no) Demodulator for digitalt modulerte signaler
US3363235A (en) Pulse communication synchronization process
SU1441346A2 (ru) Нелинейное устройство фазовой коррекции
SU932642A1 (ru) Устройство тактовой синхронизации
SU1614122A2 (ru) Устройство тактовой синхронизации
SU1042203A1 (ru) Устройство дл детектировани фазоманипулированных сигналов
RU2017339C1 (ru) Устройство демодуляции дискретных частотно-модулированных сигналов
SU928665A1 (ru) Устройство поэлементного фазировани
US3820051A (en) Adaptive threshold circuit employing nand gates interconnecting flip-flop circuit
SU788410A1 (ru) Устройство фазировани
SU658764A1 (ru) Устройство автоматической установки оптимальных соотношений между напр жением порога и двоичного сигнала
SU1007055A1 (ru) След щий фильтр дл обработки сигнала с подавленной несущей,фаза которого манипулирована по закону бинарной псевдослучайной последовательности
RU2033698C1 (ru) Устройство для выделения тактового синхросигнала из многоуровневого цифрового сигнала
SU1188845A1 (ru) Цифровой синтезатор частот
SU1559421A1 (ru) Система св зи с относительной фазовой и фазоимпульсной модул цией
SU1635278A1 (ru) Устройство дл приема сигналов с относительной фазовой модул цией
SU1066028A1 (ru) Устройство дл фазового управлени инвертором тока с компенсирующим звеном