SU1168967A1 - Устройство дл вычислени коэффициентов Фурье - Google Patents
Устройство дл вычислени коэффициентов Фурье Download PDFInfo
- Publication number
- SU1168967A1 SU1168967A1 SU843737378A SU3737378A SU1168967A1 SU 1168967 A1 SU1168967 A1 SU 1168967A1 SU 843737378 A SU843737378 A SU 843737378A SU 3737378 A SU3737378 A SU 3737378A SU 1168967 A1 SU1168967 A1 SU 1168967A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- input
- output
- information
- outputs
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КОЭФФИЦИЕНТОР ФУРЬЕ, содержащее первый регистр, элемент ИЛИ, выход которого подключен к входу старшего разр да второго регистра, информационный выход которого подключен к информационному входу третьего регистра , блок посто нной пам т коэффициентов, информационный выход которого подключен к входу задани коэффициентов арифметического блока, выходы реальной и мнимой частей операндов которого вл ютс выходами соответственно реальной и мнимой частей операндов устройства, а информационный вход первого регистра вл етс информационным входом устройства , отличающеес тем что, с целью повышени точности , в него введены мультиплексор, четвертый регистр, счетчик, блок ПОСТОЯННЕЙ пам ти и первый и второй ВСЕСОЮЗ 9й |3 lAtiviT.;-;-; |R TE iCOrinCHAh БМБЛ00Ш(А преобразователи дополнительного кода в пр мой, выходы которых подключены соответственно к первому и второму входам кода адреса блока посто нной пам ти, выходы разр дов которого соответственно подключены к группе входов элементов ИЛИ и разр дам второго регистра, информационный выкод которого подключен к информационному входу счетчика, информационный выход которого подключен к информационному входу четвертого регистра, информационный выход которого вл етс выходом масштабного коэффициента устройства, причем выход -го разр да (i« 1,m,m- разр дность ) первого регистра подклюсл чен к (i-1)t, (i+1)-M информационным входам мультиплексора, выход которого подключен к входу задани операндов арифметического блока, выходы реальной и мнимой частей операндов которого подключены к входам соответственно первого и второго О5 преобразователей дополнительного 00 кода в пр мой, выходы старшиз р дов которых подключены соответст-. О5 венно к первому и второму входам элемента ИЛИ, информационный выход « третьего регистра подключен х управ|л ющему входу мультиплексора.
Description
.Изобретение относитс к вычислительной технике и может быть использовано в системах цифровой обработки сигналов в реальном масштабе временио .
Uejib изобретени - повьшение точности вычислений.
На чертеже приведена схема устройства дл вьиислени коэффициентов Фурье.
Устройство содержит регистр 1 (действительной и мнимой частей входных операндов), мультиплексор 2 (действительной и мнимой частей входных операндов), арифметический блок 3, блок 4 посто нной пам ти коэффициентов, преобразователи 5 и 6 дополнительного кода в пр мой блок. 7 посто нный пам ти, элемент ИЛИ 8, регистры 9 и 10, счетчик 11 и регистр 12.
Арифметический блок 3 выполнен, как в известном устройстве, и соетоит из последовательно соединенных умножител и накапливающего сумматора .
Устройствораоотает с числами, представленными с фиксированной зап той . Дл исключени переполнени используетс алгоритм условн го масштабировани , при котор ом на каждой итерации производитс оценка величины модул комплексных операндов на выходе арифметического блока Если хот один операнд имеет модуль больше или равный 0,5, то на следующей итерации производитс сдвиг входных операндов на один разр д вправо. Если операнды имеют модули меньше 0,25, то производитс сдвиг всех входных операндов на один разр д влево Если все операнды имеют модули меньше 0,5, но имеетс хот бы один операнд,модуль которого больш или равен 0,25, то входные операнды поступают на вход арифметического блока без сдвига. При выполнении этих условий обеспечиваетс работа арифметического блока без переполнени ..
Как известно, модуль комплексного 55 числа определ етс выражением
/А,/ 4(Vi) (ImA;)
где А, - комплексное число; КдА- - действительна часть чисС 1
ла А,; I А- - мнима часть числа А.
Из анализа этого выражени видно что при значении 0,5 модул комплексного числа А,- 0,5 независимо от значени I При значении 0,5. модуль комплексного числа ,5 независимо от значени RgA,. При других значени х и выполнение неравенства 0,5 зависит как от значений реальной, так и мнимой частей комплексного числа.
. С целью экономии оборудовани оценка величины модул комплексного числа производитс приближенно по анализу К старших разр дов действительной и мнимой частей числа.
При К 5 устройство работает следующим образом.
В исходном положении все регистры поставлены в ноль. В счетчик 11 записьшаетс код, равный (), где N - размер отрабатываемого массива . Значение численно равно числу итерации алгоритма БПФ. На управл ющий вход мультиплексора 2 подан нулевой потенциал, что способствует сдвигу всех операндов на пер вой итерации на один разр д вправо. Операнды, участвующие в вычислени х в соответствующей последовательности , необходимой дл алгоритма БПФ, через регистр 1 операндов подаютс на вход мультиплексора 2, сдвигаютс на нем на один разр д вправо и поступают- на первый вход арифметического блока 3. На второй вход блока поступают весовые коэффициенты из .блока 4. В арифметическом блоке 3 производ тс вычислени в соответствии с алгоритмом базовой операции БПФ. На выходе блока 3 производитс оценка величины модул операндов, вычисленных на текущей итерации. Вначале с помощью преобразователей 5 и 6 производитс преобразование их в пр мой код, что позвол ет сократит объем блока ПЗУ/. Длк этого на управл ющие входы преобразователей 5 и 6 подключены знаковые разр ды соответственно действительной и мнимой частей операнда. При единичном значении знакового разр да производитс инвертирование кодов мантиссы, поданных на вход преобразователей 5
3
или 6. При нулевом значении знакового разр да производитс передача кода мантиссы без инвертировани . С выхода преобразователей 5 и 6 старшие разр ды мантиссы действительной и мнимой частей, имеющие модуль 0,5, завод тс непосредственно на вхоДы элемента 6, выход которого поступает на вход старшего разр да регистра 9.
Остальные четыре разр да преобразователей 5 и 6 заведены на адресные , входы, блока If Ь первТьй разр д блока 7 по адресам, которые соответствуют кодам мантисс действительной и мнимой частей числа, у которых модуль больше или равен 0,5, записан код 1, а по остальным адресам - код О. Во второй разр д блока 7 по соответствующим адресам, при которых модуль меньше 0,5, записан код 1, а по остальным адресам код О.
В третий разр д блока 7 по соответствующим адресам, при которых модуль комплексного числа меньше 0,25, записан код 1, а по остальным адресам код О. С выхода блока 7 второй и разр ды заведены на вход регистра 9, причем регистр 9 построен так, что в случае установки в единичное состо ние старого разр да происходит установка в нуле68967 4
вое состо ние всех младших по отношению к нему разр дов.
Таким образом, за врем текущей итерации в регистре могут быть 5 установлены следующие коды: 100 или 010 или 001. По окончании первой итерации содержимое регистра 9 переписьгоаетс в регистр 10 и затем регистр 9 обнул етс . Регистр 10 управ0 л ет входами мультиплексора 2. При наличии в регистре 10 кода 100 происходит сдвиг входной последовательности на один разр д вправо и вычитание единицы из счетчика 11.
t5 При наличии в регистре 10 кода 010 происходит передача входной последовательнбсти без сдвига и состо ние счетчика не мен етс . При наличии в регистре 10 кода 001 происходит сдвиг
20 входной последовательности на один разр д вправо (в сторону старших разр дов) и к содержимому счетчика i Ю добавл етс единица.Далее этотпроцесс повтор етс на казвдойитерации,
25 На последней итерации содержимое счетчика 11 переписываетс в регистр 12. После завершени вычислений по алгоритму БПФ в регистре 12 находитс код, значени которого соответствуют масштабу вычисленного спектра Этот код передаетс в устройство последун цей обработки, где учитываетс при дальнейших вычислени х.
/XL
1Z
/I
ВымЬ J- и
lU
Ф Ф
Ю
5
Claims (1)
- УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ' КОЭФФИЦИЕНТОВ ФУРЬЕ, содержащее первый регистр, элемент ИЛИ, выход которого подключен к входу старшего разряда второго регистра, информационный выход которого подключен к информационному входу третьего регистра, блок постоянной памят^ коэффициентов, информационный выход которого подключен к входу задания коэффициентов арифметического блока, выходы реальной и мнимой частей операндов которого являются выходами соответственно реальной и мнимой частей операндов устройства, а информационный вход первого регистра является информационным входом устройства, отличающееся тем, что, с целью повышения точности, в него введены мультиплексор, четвертый регистр, счетчик, блок постоянный памяти и первый и второй преобразователи дополнительного кода в прямой, выходы которых подключены соответственно к первому и второму входам кода адреса блока постоянной памяти, выходы разрядов которого соответственно подключены к группе входов элементов ИЛИ и разрядам второго регистра, информационный выход которого подключен к информационному входу счетчика, информационный выход которого подключен к информационному входу четвертого регистра, информационный выход которого является выходом масштабного коэффициента устройства, причем л выход < -го разряда (ia 1,m,m- раз- Σ рядность) первого регистра подключен к (i-1}t, (i+1)-M информацион.ным входам мультиплексора, выход которого подключен к входу задания операндов арифметического блока, выходы реальной и мнимой частей операндов которого подключены к входам соответственно первого и второго преобразователей дополнительного кода в прямой, выходы старший разрядов которых подключены соответственно к первому и второму входам элемента ИЛИ, информационный выход третьего регистра подключен к управляющему входу мультиплексора.SU.„> 1168967
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843737378A SU1168967A1 (ru) | 1984-02-27 | 1984-02-27 | Устройство дл вычислени коэффициентов Фурье |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843737378A SU1168967A1 (ru) | 1984-02-27 | 1984-02-27 | Устройство дл вычислени коэффициентов Фурье |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1168967A1 true SU1168967A1 (ru) | 1985-07-23 |
Family
ID=21117681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843737378A SU1168967A1 (ru) | 1984-02-27 | 1984-02-27 | Устройство дл вычислени коэффициентов Фурье |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1168967A1 (ru) |
-
1984
- 1984-02-27 SU SU843737378A patent/SU1168967A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент US № 3800130, . кл. G 06 F 15/332, опублик. 1976. Авторское свидетельство СССР № 648989, кл. G 06 F 15/332, 1974, * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0127988B1 (en) | A normalizing circuit | |
EP0136834B1 (en) | A digital circuit performing an arithmetic operation with an overflow | |
US5530663A (en) | Floating point unit for calculating a compound instruction A+B×C in two cycles | |
EP0849664A2 (en) | Apparatus for computing transcendental functions quickly | |
KR19980702882A (ko) | 시프트 수단을 이용한 지수 회로 및 사용 방법 | |
EP0328619B1 (en) | Apparatus and method for using a single carry chain for leading one detection and for ''sticky'' bit calculation | |
US4135249A (en) | Signed double precision multiplication logic | |
US4384341A (en) | Data processor having carry apparatus supporting a decimal divide operation | |
CA1170371A (en) | Data processor having units carry and tens carry apparatus supporting a decimal multiply operation | |
Knofel | Fast hardware units for the computation of accurate dot products | |
US4488247A (en) | Correction circuit for approximate quotient | |
US3861585A (en) | Device for carrying out arithmetical and logical operations | |
US3210737A (en) | Electronic data processing | |
SU1168967A1 (ru) | Устройство дл вычислени коэффициентов Фурье | |
US5535148A (en) | Method and apparatus for approximating a sigmoidal response using digital circuitry | |
US5430669A (en) | Apparatus for finding the square root of a number | |
EP0328779A2 (en) | Apparatus for branch prediction for computer instructions | |
SU1336029A1 (ru) | Устройство дл вычислени коэффициентов Фурье | |
SU661549A1 (ru) | Арифметическое устройство | |
EP4336344A1 (en) | Calculation unit for multiplication and accumulation operations | |
KR960012664B1 (ko) | 정규화를 위한 시프트-넘버 검출 회로를 구비한 고정 소수점 디지탈 신호 처리기 | |
SU1527629A1 (ru) | Устройство дл вычислени сумм произведений | |
SU1357947A1 (ru) | Устройство дл делени | |
SU1658169A1 (ru) | Устройство дл определени среднего арифметического значени | |
SU888114A1 (ru) | Устройство дл вычислени логарифмов |