SU1164722A1 - Устройство св зи дл вычислительной системы - Google Patents

Abstract

УСТРОЙСТВО СВЯЗИ ДЛЯ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ, содержащее блок синхронизации, п групп каналов св зи по m каналов св зи в каждой группе и межгрупповые коммутаторы, причем перва  группа информационных выходов Е-ГО канала св зи . l,..ni - 1)7 в каждой -группе подключена к первой информационной группе входов (t+1)го канала св зи в группе, перва  группа информационных выходов т-го канала св зи каждой группы подключе на к .первой группе информационных входов j-ro (j l,,.,n) межгруппового коммутатора, перва  группа инфор мационных выходов k 1 ,. . . (n-l)J межгруппового коммутатора подключена к первой группе информационных входов первого канала св зи (и-И)-й группы, перва  группа информационных выходов п-го межгруппового коммутатора подключена к первой группе информационных входов первого канала св зи первой группы, втора  группа информационных выходов k-ro .межгруппового коммутатора подключена к второй группе информационных входов ()-ro межгруппового коммутатора , втора  группа информационных выходов п-го межгруппового коммутаг тора подключена к второй группе информационных входов первого межгруп-, пового коммутатора, причём каждый канал св зи содержит первый мульти-плексор , передающий регистр, приемный регистр, блок сравнени , регистр адреса, блок управлени , каждый межгрупповой коммутатор содержит узел контрол  состо ни , выполненный на многовходовом элементе ИЛИ-НЕ, мультиплексор , блок управлени , блок сравнени  и регистр адреса последующей группы, причем в каждом канале св зи перва  группа информационных входов первого мультиплексора канала св зи подключена к первой (Л группе информационных входов канала св зи, выходы первого мультиплексора канала св зи подключены к входам передающего регистра, вьосоды которого подключены к первой группе информационных выходов канала св зи, выходы приемного регистра подключены к второй группе информационных выходов 9д 1 канала св зи и к группе информационных выходов устройства, управл ющий вход приемного регистра подключен к N9 FO выходу разрешени  приема информации блока управлени  канала св зи, входы запроса на передачу и подтверждени  приема, выходы признака передачи и удовлетворени  запроса которого подключены к группе.управл ющих входоввыходов канала св зи и  вл ютс  группой управл ющих входов-вьгходов устройства , втора  группа информационных входов первого мультиплексора канала св зи объединена с группой выхо .дов регистра адреса, первой группой информационных входов блока сравне-

Description

НИН канала св зи и подключена к второй группе информационных входов ка- нала св зи и  вл етс  инЛоимационным входом устройства, управл ющие входы мультиплексора канала св зи подклюгчены к первой группе выходов блока уп равлени  канала св зи, вход синхрони зации которого объединен с управл ю щим входом передающего регистра и под ключей к входу синхронизации канала св зи, которьй подключен к выходу блока синхронизации, выход результата сравнени  блока сравнени  канала св зи поразр дно подключен к входу признака результата блока управлени  канала св зи, втора  группа информационных входов блока сравнени  канал св зи подключена к первой группе информационных входов канала св зи, выход узла контрол  состо ни  каждого мех группового коммутатора подключен входу разр да контрол  зан тости регистра приема-передачи блока управлени  коммутатором, перва  и втора  группы информационных входов первого мультиплексора межгруппового коммута тора объединены соответственно с пер вой и второй группами информационных входов межгруппового коммутатора соо ветственйо, треть  группа информацио ных входов блока сравнени  межгруппо вого коммутатора подключена к группе выходов регистра адреса последующей группы, выход результата сравнени  блока сравнени  межгруппового коммутатора поразр дно подключен к входу признака результата блока управлени  коммутатором, выходы управлени  рабо той мультиплексора которого подключены к управл ющим входам первого мультиплексора, межгруппового коммутатора , отличающеес  тем, чтоJ с целью пэвышени  быст- родействи , в него дополнительно введены в каждую группу каналов св зи коммутатор управл юпшх сигналов, в каждый канал св зи второй мультиплексор , а в каждый межгрупповой ком мутатор два мультиплексора, три регистра приема-передачи, регистр адре са предыдущей группы, причем третьи группы информационных входов каждого канала св зи j-й группы каналов св зи объединены и подключены к третьей группе информационных выходов j-ro межгруцпового коммутатора (J ,..,,п), управл ющие вход и выход которого подключены к входу 1 2 запроса на запись и дыходу подтвер г дени  приема в общей шине коммутатора управл ющих сигналов каждой группы каналов св зи, управл ющие входывыходы группы коммутатора управл ющих сигналов каждой группы каналов св зи подключены к управл ющим вхо дам-выходам подтверждени  приема. Признака приема и состо ни  регистра передачи каждого из каналов св зи группы, причем в ка;кдом канале св зи jl-й группы треть  Г;эуппа информационных входов первого мультиплексора объединена с первой группой информационных входов второго мультиплексора и третьей группой информационных входов блока сравнени  канала св зи и подключена к третьей группе информационных входов канала св зи, втора  группа информационных входов второго мультиплексора подключена к первой группе информационных входов канала св зи, выход второго мультиплексора подключен к входу приемного регистра, а управл ющие входы второго мультиплексора подключены к выходам управлени  рабо .той второго мультиплексора блока управлени  канала св зи, вход состо ни  регистра передачи которого и выходы подтверждени  приема и признака приема подключены к группе управл ющих входов-выходов канала св зи, а в каждом межгрупповом коммутаторе выходы регистра адреса предыдущей группы подключены к четвертой группе информационных входов блока сравнени  межгруппового коммутатора, первые и вторые группы информационные входов второго и третьего мультиплексоров объединены и подключены к первой и второй группам информационных входов межгруппового коммутатора соответственно , выходы первого, второго н третье-; го мультиплексоров подключены к входам первого, второго и третьего реги- стров приема-передачи соответственно, выходы первого, второго мультиплексоров и объединенные с входом узла контрол  состо ни  выходы третьего мультиплексора подключены к первой, второй и третьей группам информационных выходов межгруппового коммутатора соответственно, управл ющие входы второго и третьего мультиплексоров подключены к выходам управлени  работой соответствующего мультиплексора блока управлени  межгруппового

коммутатора, вход подтверждени  приема с общей шины и выход запроса на запись которого подключены к соответствующим входу и выходу межгруппового коммутатора, выход синхронизации записи блока управлени  межгруппового коммутатора подключен .к управл ющему входу третьего регистра приема-передачи , вход синхронизации блока управлени  межгруппового коммутатора, объединен с управл ющими входами первого иь второго регистров приема-neper;дачи и подключен к ВХОДУ синхронизации межгруппового коммутатора, который подключён к выходу блвка синхронизации , причем блок управлени  каждого канала св зи содержит одиннадцать, элементов И, семь элементов ИЛИ, четыре элементаНЕ, дешифратор, два триггера, причем входы дешифратора подключены к входам результата блока управлени  канала св зи, первый вь1ход дешифратора подключен к первому входу первого элемента ИЛИ, второй . выход дешифратора подключен к первому входу второго элемента ИЛИ, третий вьпсод дешифратора подключен к объединенным второму входу пеового элемента ИЛИ и первому входу третьего элемента ИЛИ, четвертый выход дешифратора подключен к объединенным первому входу первого элемента И. и .второму входу второго элемента ИЛИ, п тый выход дешифратора подключен к первому входу четвертого элемента ИЛИ, шестой выход дешифратора подключен к объединенному второму входу четвертого элемента ИЛИ и второму входу третьего элемента ИЛИ, седьмой выход дешифратора подключен к третьему входу первого элемента ИЛИ, выход второго элемента ИЛИ подключен к объединенным первым входам второго: и третьего элементов И, выход третьего элемента ИЛИ подключен к Первому входу четвертого элемента Ну выход четвертого элемента И подклю-. чен к объединенным первому входу п того элемента ИЛИ, первому выходу управлени  работой второго мультиплексора блока управлени  и выходу подтверждени  приема блока управлени  канала св зи, выход второго элемента И подключен к объединенным второму входу п того элемента ИЛИ и второму выходу управлени  работой второго мультиплексора блока управлени , выход п того элемента ИЛИ подключен к установочному входу, пер- му

вого триггера, вход синхронизации которого объединен с входом синхронизации второго триггера, первым входом п того элемента И, первым входом шестого элемента И и подключен к ВХОДУ синхронизации блока управлени  канала св зи, выход шестого элемента И подключен к первому входу шестого элемента ИЛИ, выход которого подклю чен к объединённьм второму входу шестого элемента И, второму входу третьего элемента И и входу первого

элемента НЕ, выход которого подключен к объединенным второму входу п того элемента И, второму входу первого элемента И, второму входу второго элемента И и второму входу четвертого элемента И, выход первого триггера подключен к объединенным второму входу Шестого элемента И и выходу признака передачи блока управлени  канала св зи, третий вход шестого элемента ШШ объединен с входом сброса первого триггера и подключен к входу подтверждени  приема блока управлени  канала св .эй, выход п того элемента И под- ключен к выходу разрешени  приема информации блока, выход первого элемента ИЛИ подключен к объединенным первому входу седьмого элемента И, первому входу восьмого элемен та И и первому входу дев того элемента И, второй вход которого объединен с входом второго элемента НЕ и подключен к входу признака приема группы управл ющих входов-выходов блока, выход дев того элемента Ит.подключен к первому, входу седьмого элемента ИЛИ, второй вход которого объединен с третьим входом четвертого элемента ИЛИ, первым входом дес того элемента И и подключен к выходу восьмого элемента И, выход третьего элемента И подключен к четвер тому входу четвертого элемента ИЛИ, выход которого подключен к первому выходу управлени  работой первого мультиплексора блока, второй выход седьмого элемента ШШ подключен к втрому выходу управлени  работой первого мультиплексора блока, выход пер вого элемента И подключен к четвертому входу первого элемента ИЛИ, первы вход одиннадцатого элемента И .объединен с входом третьего элемента НЕ и вторым входом дес того элемента И и подключен к входу запроса на передаблока , выход третьего элемента. НЕ

подключен к входу сброса второго триггера, установочный вход которого подключен к выходу дес того элемента И, инверсный выход второго триггера подключен к второму входу одиннадцатого элемента И, третий вход которого подключен к выходу второго элемента НЕ, пр мой выход второго триггера подключен к выходу удовлетворени  запроса блока, выход одиннадцатого эле мента И подключен к объединенным второму входу восьмого элемента И и к входу четвертого элемента НЕ, выход которого подключен к второму входу седьмого элемента И, выход которого подключен к выходу состо ни  регистра передачи блока, бдок управлени  каждого межгруппового коммутатора содёр- жит дешифратор, дев Лэ элементов ИЛИ, шесть элементов И и элемент НЕ, при- чем входы дешифратора подключены к входам результата блока, первый вход первого элемента ИЛИ подключен к вхо ду подтверждени  приема с общей шины блока, второй вход первого элемента ИЛИ подключен к входу контрол  зан - тости регистра приема-иередачи блока выход первого элемента ИЛИ подключен к объединенным входу элемента НЕ, первому входу первого элемента И и первому входу второго элемента И, второй вход которого подключен к входу синхронизации.блока, выход вто рого элемента И подключен к выходу .разрешени  записи блока, выход первого элемента, И подключен к объединенным первым входам третьего и четвертого элементов И, выходы третьего и четвертого элементов И подключены к выходам управлени  работой третьего мультиплексора блока, второй вход третьего элемента И объединен с первым входом второго элемента ИЛИ и подключен к выходу третьего элемента ИЛИ, второй вход четвертого элемента И объединен с четвертым входом второго элемента ИЛИ и подключен к выходу четвертого элемента ИЛИ, вьг ход второго элемента ИЛИ подключен к второму входу первого элемента И и  вл етс  выходом запроса на запись блока, выход элемента НЕ подключен к объединенным первым входам п того и шестого элементов И, второй вход п того элемента И подключен к выходу п того элемента ИЛИ, выход п того элемента И подключен к первому

входу шестого элемента ИЛИ, первый вход седьмого элемента ИЛИ подключен к выходу шестого элемента И, первый выход дешифратора подключен к второму входу седьмого элемента ИЛИ, второй выход дешифратора подключен к объединенным первым входам третьего и п того элементов ИЛИ, трет1}й выход дешифратора подключен к первому Bxqду восьмого элемента ИЛИ,, четвертый выход дешифратора подключен к первому входу четвертого элемента ИЛИ, п тый выход дешифратора подключен к в.торому входу восьмого элемента ИЛИ, третий вход седьмого элемента ИЛИ объединен с вторым входом четвертого элемента ИЛИ и подключен к шестому выходу дешифратора, второй вход п того элемента ИЛИ объединен с вторым входом третьего элемента ИЛИ, третьим входом восьмого элемента ИЛИ и подключен к седьмому выходу дешифратора, второй вход шестого элемента И объединен с третьим входом третьего элемента ИЛИ, первые входом дев того элемента ИЛИ и подключен к восьмому выходу дешифратора , второй вход шестого элемента ИЛИ подключен к дев тому выходу , дешифратора, четвертый вход восьмого элемента ИЛИ объединен с третьим входом шестого элемента ИЛИ и подключен к дес тому выходу дешифратора, тре тий вход четвертого элемента ИЛИ

объединен с четвертым входом шестого элемента ИЛИ и подключен к одиннадцатому выходу дешифратора, п тый вход восьмого элемента ИЛИ объединен с п тым входом шестого элемента ИЛИ и подключен к двенадцатому выходу дешифратораJ тринадцатый выход которого подключен к второму входу дев того элемента ИЛИ, третий вход которого объединен с четвертым вхо-. дом седьмого элемента. ЦЛИ и подключен к четырнадцатому выходу дешифратора, п тнадцатый выход которого подключен к объединенным четвертому входу третьего элемента ИЛИ и четвертому входу дев того элемента ИЛИ, выходы дев того и шестого элементов ИЛИ подключены к выходам управлени  работой первого мультиплексора блока, рыходы седьмого и восьмого элементов ИЛИ подключены к выходам управлени  работой второго мультиплексора блока . Изобретение относитс  к вычисли тельной технике и может быть использовано при построении ЭВМ и многопро цессорных вычислительных систем. . Известны устройства св зи дл  вы-числительной системы, содержащие бло синхронизации и объединенные в кольц каналы св зи, каждый из которых соде Жит приемные и передающие регистры, блок сравнени , блок управлени , регистр адреса, мультиплексор, в котор предусматриваетс  обходной маршрут дл  каждого канала, благодар  чему сообщение может перемещатьс  в обход нескольких каналов св зи pj . Недостатком этих устройств св зи  вл етс  низка  пропускна  способность при высокой загрузке устройства , т.е. при высокой интенсивности обмена между модул ми (процессорами, блоками пам ти и т.д.) вычислительт ной системы. Это обусловлено .тем, чт длина обходного маршрута зависит не только от адресации сообщени , но и от режима функционировани  каналов в результате чего при высокой загруз ке устройства св зи обходные маршруты практически перестают функционировать . Наиболее близким к предлагаемому  вл етс  устройство св зи дл  вычислительной системы, содержащее блок синхронизации, п групп каналов св зи по m каналов св зи в каждой группе и межгрупповые коммутаторы, причем каналы св зи каждой группы соединены последовательно в цепь через первые группы информационных входов и выходов , а группы каналов соединены между собой последовательно через межгрупповые коммутаторы в замкнутую в кольцо цепь, при этом входы первой группы информационных входов первого канала любой группы каналов св зи соединены с выходами второй группы выходов одного ближайшего предьщуще- го межгруппового коммутатора, арыходы первой группы выходов последнего канала любой группы каналов св зи соединены с входами второй группы входов ближайшего последующего межгруппового коммутатора, выходы первой г.руппы выходов любого межгруппового ко мутатора соединены с входами первой группы входов одного ближайшего по- следующего межгруппового коммутатора при этом каждый межгрупповой коммутатор содержит датчик состо ни  выходов , представл ющий собой элемент ИЛИ-НЕ, первый селектор-мультиплек- сор коммутатора, блок управлени  коммутатора, блок сравнени  коммутатора и регистр адреса последующей группы, представл ющий собой группу переключателей, причем входу первой группы входов коммутатора соединены с входами первой группы информационных входов первого селектора-мультиплексора коммутатора, выходы второй группы информационных входов которого соединены с входами второй группы входов коммутатора, соответствую щие входы первой и второй групп входов которого соединены соответственно с первой и второй группами входов блока сравнени  коммутатора, треть  группа входов которого соединена с выходами регистра адреса последующей группы, а выходы блока сравнени  коммутатора соединены с соответствующими входами блока управлени  коммутатора , первый и второй вглходы которого соединены с управл юкцими входами первого селектора-мультиплек Недостатки известного устройства св зи - малое быстродействие и низка  пропускна  способность, обуслов ленные необходимостью задавать большой период следовани  тактовых импульсов синхронизации, равный су «марному времени срабатывани  (п-1) меж- групповых коммутаторов, и суммарными задержками сообщений вследствие приостановок перемещений сообщений в группах каналов при конфликтах между сообщени ми в межгрупповых коммутаторах.. Целью изобретени   вл етс  повышение быстродействи . Поставленна  цель достигаетс  тем, что в устройство св зи дл  вычислительной системы, содержащее блок синхронизации, п групп каналов св зи по m каналов св зи в каждой группе и межгрупповые коммутаторы, причем перва  группа информационных выходов f-ro канала св зи Е 1 ,. .. (т - 1)7 в каждой группе подключена к первой информационной группе входов ()го канала св зи к группе, перва  группа информационных выходов га-го канала св зи каждой группы подключена к первой группе информационных входов j-ro (j 1,...,n) межгруппового коммутатора, перва  группа

.3 ,1

информационных выходов k-ro k - 1,..., (n - ) межгруппового коммутатора подключена к первой группе информационных входов перво

Ьо канала св зи (k + 1)-й группы, перва  группа,информационных еькодов п-го межгруппового коммутатора подключена к первой группе информационных входов первого, канала св зи первой груп пы, втора  группа информационных выходов k-ro межгруппового ком-мутатора подключена к второй группе И21формационных входов (k + I )-го межгруппового коммутатора, втора  группа информационных выходов п-го межгруппового коммутатора подключе .на к второй группе информационных входов первого межгруппового коммута тора, причем каждый кайал св зи содержит первьй мультиплексор, передающий регистр , приемный регистр, блок сравнени , регистр адреса, блок управлени , каждый межгрупповой ком мутатор содержит узел контрол  .состо ни , выполненный на многовходовом элементе ИЛИ-НЕ, мультиплексор, блок управлени , блок сравнени  и регистр адреса последующей группы, причем в КсЬкдом канале св ,зи перва  группа информационных входов первого мультиплексора канала св зи подключена к первой группе информационных входов канала св зи, выходы первого мультиплексора канала .св зи подклю чены к входам передающего регистра, выходы которого подключены к первой группе информационных выходов канала св зи, выходы приемного регистра под ключены к второй группе информационных выходов канала св зи и к группе информационных выходов устройства св зи, управл ющий вход приемного регистра подключен к выходу разрешени  приема информации блока управлени  канала св зи, входа запроса на передачу и подтверждени  приема, выходы признака передачи и удовлетворени  запроса которого подключены к группе управл ющих входов-выходов канала св зи и  вл ютс  группой управл ющих входов-выходов устройства, втора  группа информационных входов первого мультиплексора канала св зи объединена с группой выходов реги стра адреса, первой группой информационных входов блока сравнени vKaHaла св зи и подключена к второй групп информационных входов канала св 47224

зи и . вл етс  информационным входом устройства, управл ющие входы мультиплексора канала св зи подключены к первой группе блока управлени  канала св зи, вход синхронизации которого объединен с управл ю .щим входом передающего регистра и подключен к входу синхронизации канала св зи, который подключен к выходу блока синхронизации, выход результата

сравнени  блока сравнени  канала св зи поразр дно подключен к входу признака результата блока управлени  канала, св зи, втора  группа информа ционных входов блока сравнени  канала св зи подключена к первой группе информационных входов канала св зи, выход узла контрол  состо ни  каждого межгруппового коммутатора подклю чен к входу разр да контрол  зан тости регистра приема-передачи блока управлени  коммутатором, перва  и втора  группы информационных входов первого мультиплексора межгруппового

коммутатора объединены соответственно с первой и второй группами информационных входов межгруппового коммутатора соответственно, треть  группа информационных входов блока сравнени  межгруппового коммутатора подключена к группе выходов регистра адреса последующей , выход результата сравнени  блока сравнени  межгруппового коммутатора поразр дно подключен к входу приэ:нака результата блока управлени  коммутатором, выходы управлени  работой мультиплексора которого подключены к управл ющим входам первого мультиплексора межгруппового коммутатора дополнительно введены в каждую группу каналов св зи коммутатор управл ющих сигналов, в каждый канал св зи вто рой мультиплексор, а в каждый меж групповой коммутатор два мультиплек-:

сора, три регистра приема-передачи, регистр адреса предыдущей группы, причем третьи группы информационных входов каждого канала св зи j-й группы каналов св зи объединены и

подключены к третьей группе информационных выходов j-ro нежгруппового коммутатора (j l,...,n, управл ющий вход и выход которого подключены к входу запроса на запись и

выходу подтверждени  приема в общей щине коммутатора управл ющих сигналов ка сдой группы канаюв св зи, управл ющие входы-выходы группы коммутатора управл ющих сигналов каждой группы каналов св зи подключены к управл ющим входам-выходам подтверж дени  приема, признака приема и соето ни  регистра передачи каждого  э каналов св зи группы, причем в ка гдом канале св зи j-й группы треть  группа информаци(жных входов первого мультиплексора объединена с первой группой информационных входов второг мультиплексора и третьей группой информационных входов блока орав- нени  jcaHana св зи и подключена к третьей группе информационныхвхо дов канала св зи, втора  группа информационных входов второго мультиплексора подключена к первой группе информационных входов канала св зи, выход второго мультиплексора подклю-чен к входу приемного регистра, а управл кшшв входы второго мультиплек сора подключены к выходам управлени  работой второго мультиплексора блока управлени  канала св зи,вход состо ни регистра передачи которого и выходы подтверждени  приема и признака.прие ма подключены к группе управл ющих входов-выходов канала св зи, а в каждом межгрупповом KONwyTaTope выхо ци регистра адреса предвдущей группы подключены к четвертой группе инфор мащюнных входов блока сравнени  межгруппового коммутатора, первые и вторые группы информационных входов второго и третьего мультиплексоров объединены и подключены к первой и второй группам информационных входов межгруппового ко№ утатора соответственно , выходы первого, второго и ; третьего мультиплексоров подключены к входам-первого, второго и третьего регистров приема-передачи соответственно , выходы первого, второго муль- , тшшексоров и объединенные с входом i узла контрол  состо ни  выходы третьего мультиплексора подключены к первой, второй и третьей группам информационных выходов межгруппового коммутатора соответственно, управл ющИе входы второго и третьего муль

типлексоров подключены к выходам управлени  работой соответствующего мультиплексора блока управлени  межгруппового коммутатора, вход подтверждени  приема с общей шины и выход запроса на запись которого подключены к соответствующим входу и выходу межГруппового коммутатора, выход синхролени  работой второго мультиплексора блока управлени , выход п того элемента ИЛИ подключён к установочному входу первого триггера, вход синхронизации которого объединен е входом синхронпзддии второго триггера , первым входом п того элемента И, первым входом шестого элемента И и низацни записи блока управлени  меж группового коммутатора подключен к управл ющему входу-третьего регистра приема-передачи, вход синхронизации блока управлени  межгруппового коммутатора объединен с управл ющими входами первого и второго регистров приема-передачи и подключен к входу синхронизации межгруппового коммутатора , который подключен к выходу блока сннхронизацин, причем блок уйравлени  к  кцого канала св зи содержит одиинадцать элементов И, семь элементов Ида, четыре элемента НЕ, дешифратор , два триггера, причем входы деши атора подключены к входам результата блока управлени  канала св зи, первь выход дешифратора под-г ключен к первому входу первого элемента ИЛИ, второй выход дешифратора подключен к первому входу второго элемента ИЛИ, третий выход дешифратора подключен к объединеншзм второму входу первого элемента ШШ и пэрвому входу третьего элемента ИЛИ, четвертый выход дешифратора подключен к объединенным первому входу первого элемента И и второму входу второго элемента ИЛИ, п тьй выход дешифратора подключен к первому входу четвертого элемента ИЛИ, шестой выход дешифратора подключен к объединенному второму входу четвертого элемента ИЛИ и второму входу тоетьегр элемен ,та ИЛИ , седьмой выход дешифратора подключен к третьему входу первого элемента ИЛИ, вькод второго элемента ИЛИ подключен к объединенньи первым входам второго и третьего элементов И, выход третьего элемента ИЛИ подключен к первому входу четвертого элемента И, выход четвертого элемента И подключен к объединенным первому входу п того элемента ИЛИ, первому выходу управлени  работой второго мультиплексора блока управлени  и выходу подтверждени  приема блока управлени  канала св зи, выход второго элемента И подключен к объединенным второму входу п того элемента ИЛИ и второму выходу управподключен к входу синхронизации блока управлени  канала св зи, выход шестого элемента И подключен к первому входу шестого элемента ИЛИ, вы ход которого подключен к объединенным второму входу шестого элемента И, второму, входу третьего элемента И и входу первого элемента НЕ, выход которого подключен к объединенным второму входу п того элемента И,. второму входу первого элемента И, второму входу второго элемента И и второму входу четвертого элемента И, вьпсод первого триггера подключен к объединенным второму входу шесто го элемента И и выходу признака передачи блока управлени  канала св зи, третий вход шестого элемента ИЛИ объединен с входом сброса пер вЬго триггера и подключен к входу подтверждени  приема блока управ-лени  канала св зи, выход п того элемента И подключен к выходу разре шени  приема информации блока, выход первого элемента ШШ подключен к объединенным первому входу седьмого элемента И, первому входу восьмого элемента И и первому входу дев того элемента И, второй вход которого объединен с входом второго элемента НЕ и подключен к входу признака прие ма группы управл ющих входов - выхо дов блока, выход дев того элемента И подключен к первому входу седьмого элемента ИЛИ, второй вход которого объединен с третьим входом четвертог элемента ИЛИ, первым входом дес того элемента И и подключен к выходу вось мого элемента И, выход третьего эле- мента И подключен к четвертому вход четвертого элемента ИЛИ, выход которого подключен к первому выходу управлени  работой первого мультиплекс ра блока, второй выход седьмого элемента ИЛИ подключен к второму выходу управлени  работой первого мультипле сора блока, выход первого элемента И подключен к четвертому входу первого элемента ИЛИ, первый вход одиннадцатого элемента И объединен с входом третьего элемента НЕ и вторым входом дес того элемента И и подключен к входу запроса на передачу блока,.-вы ход третьего элемента НЕ подключен к входу сброса второго триггера, ус тановочный вход которого подключен к выходу дес того элемента И, инверсны выход второго триггера подключен к второму входу одиннадцатого элемента 22.8 И, третий вход которого подключен к выходу второго элемента НЕ, пр мой выход второго триггера подключен к вы- ходу удовлетворени  запроса блока, выход одиннадцатого элемента И под ключен к объединенным второму входу восьмого элемента И i к входу четвертого элемента НЕ, выход которого подклю чен к второму входу седьмого элемента И, выход которого подключен к выходу состо ни  регистра передачи блока, блок управлени  каждого межгруппового коммутатора содержит дешифратор, де в ть элементов ИЛИ,, шесть, элементов И и элемент НЕ, причем входы дешифратора подключены к входам результата блока, первый вход пе:рвого элемента ИЛИ подключен к входу подтверждени  приема с общей шины блока, второй вход первого элемента ИЛИ подключен к входу контрол  зан тости регистра приема-передачи блока, выход первого элемента ИЛИ подключен к объединенным входу элемента НЕ,- первому входу первого элемента И и первому входу второго элемента И, второй вход которого подключен к входу синхронизации блока, выход второго элемента И подключен к выходу разрешени  записи блока, выход первого элемента И подключен к объединенным первьм входам третьего и четвертого элементов И, выходы третьего и четвертого элемен тов И подключены к выходам управлени  работой третьего мультиплексора блока , второй вход третьего элемента И объединен с первым входом второго элемента ИЛИ и подключен к выходу третьего элемента ШЮ, второй вход четвертого элемента И объединен с, четвертым входом второго элемента ИЛИ и подключен к выходу четвертого элемента ИЛИ, выход второго элемента ИЛИ подключен к второму входу перво го элемента И и  вл етс  выходом запроса на запись блока, выход элемента НЕ подключен к объединенным первым входам п того и шестого элементов И, второй вход п того элемен та И подключен к выходу п того элемента ШШ, выход п того элемента И подключен к первому,входу шестого элемента ИЛИ, первый вход седьмого элемента ШШ подключен к выходу шестого-элемента И, первый выход дешифратора подключен к второму иходу седьмого Элемента ИЛИ, второй выход дешифратора подключен к объединенным первым i входам третьего и п того элементов ;Ш1И, третий выход дешифратора под ключей к первому входу восьмого элемента ИЛИ, четвертый выход дешифра тора подключен к первому входу четвертого элемента ИЛИ, п тый выход дешифратора подключен к второму вхо ду восьмого элемента ИЛИ, третий вход седьмого элемента ИЛИ объеди иен с вторым входом четвертого элемента ИЛИ и подключен к шестому выходу де пифратора, второй вход п того элемента ИЛИ объединен с вторым входом третьего элемента ИЛИ, третьим входом восьмого элемента ИЛИ и подключен к седьмому выходу дешиф ратора, второй вход шестого элемента И объединен с третьим входом тре тьего элемента ИЛИ, первьм входом дев того элемента ШШ и подключен к восьмому выходу.дешифратора, второй вход шестого элемента ИЖ подключен , к дев тому выходу деши(1фатора, четвертый вход восьмого элемента ИЛИ объединен с третьим входом шестого ,элемента ИЛИ и подключен к дес тому выходу дешифратора, третий вход чет вертого элемента ИЖ объединён с четвертым входом шестого элемента ШШ и подключен к одиннадцатому выходу дешифратора, п тый вход восьмог элемента ИЛИ объединен с п тьм входом шестого элемента ИЛИ и подключен к двенадцатому выходу дешифратора, тринадцатый выход которого подключен к второму входу дев того элемента ШШ, третий вход которого объединен с четвертым входом седьмого элемента ШШ и подключен к четырнадцатому вы ходу дешифратора, п тнадцатый выход которого подключен к объединенн{Л4 четвертого входу третьего элемента ШШ и четвертому входу дев того элемента Ш1И, выходы дев того и шестого элемецтов ИЛИ подключены к выходам yn равлени  работой первого мультиплексора блока, выходы и восьмо го элементов ИЛИ подключены к выхода управлени  работой второго мультипле сора блока. На фиг. 1 представлена блок-схема устройства; на фиг. 2 - функционалЬ . на  схема коммутатора управл ющих сигналов; на фиг. 3 - блок-схема кан 1ла св эи; на фиг, 4 - функциональна  схема блока управлени  канала св зи; на фиг. 5 - блок-схема межгруппового коммутатора; на фиг. 6 - функциональ на  схема блока управлени  межгруппового коммутатора, В состав устройства вход т блок 1 синхронизации, коммутатор управл ющих сигналов 2, группы 3 каналов св зи, содержащие по m каналов 4 св эи в каждой группе, межгрупповые коммутаторы 5. Каналы 4 св эи череэ информационные и управл ющие входы и выхода соединены с модул ми 6 вычислительной системы. Блок 1 синхронизации (фиг, I) предназначен дл  синхронизации работы уст. ройства. Коммутаторы управл ющих сигналов 2 идентичны по структуре и преднаэна чены дли передачи управл ющих сигналов между межгрупповьм коь утатором 5 и каналами 4 св зи соответствующей группы 3 каналов св зи при записи сообщений в каналы 4 св зи с выходов третьей группы 5,1 выходов коммутатора 5 (с общей шины). Коммутатор управл ющихсигналов 2 (фиг, 2) состоит из m вторых элементов И 8,1-8тп, из вторых элементов НЕ 9, первого элемента ШШ 10, первого элемента НЕ II, первого элемента И 12, второго элемента ШШ 13, Нн первый вход группы 2.i выводов (i ,,,,,m) коммутатора 2 из канала 4 св зи поступает сигнал Прин то в свой, означающий, что сообщение с общей шины, т;,е, с третьей группы 4,I информационных- входов канала, прин то в адресуемый канал 4 св зи. На второй вход группы 2.1 выводов коммутатора 2 из канала 4 св зиг поступает сигнал Передающий регистр свободен -. С выхода группы 2.i выводов коммутатора 2 в канал 4 св зи поступает сигнал Прин ть с общей шины, который выдаетс  в ближайший по отношению к началу группы 3 каналов св зи канал 4 св зи со свободным передающим регистром, дл  приема сообщени  с общей шины. На вход группы 7 выводов коммутатора 2 из межгруппового коммутатора 5 поступает сигнал Запрос на за-пись с общей шины, означающий необходимость записи сообщени  с общей шины в первый канал 4 св зи группы 3 со свободным передающим регистром. С выхода группы 7 выводов комму татора 2 в межгрупповой коммутатор 5 поступает сигнал Прин то с шины, означающий, что сообшение с общей шины прин то либо в адресуемый канал 4 св зи, либо в пе вый канал 4 св зи группы 3 со свобо ным передающим регистром. Каждый канал 4 св зи предназна чен дл  приема сообщений из модул  5 и передачи их последующим каналам 4 св зи через вторую кольцевую маги страль, св зьшающую группы 3 канало . св зи через межгруппоные коммутатор 5, а также дл  приема сообщений из второй кольцевой магистрали и передачи адресуемому модулю 6, подключенному к данному каналу 4 св зи, и дл  приема сообщений с общей шины из межгруппового коммутатора. Каналы 4 (фиг. 3) идентичны по структуре и содержат: вторые мультиплексоры 14, приемные регистры 15, блоки 16 сравнени , регистры 17 адреса, блоки 18 управлени , пер вые мультиплексоры 19, передающие регистры 20. Второй мультиплексор 14 с двум  группами информационных входов и двум  управл ющими входами предназн чен дл  управл емого выбора группы информационных входов и передачи со щений с входов выбранной группы информационньхх входов на свои информа онные выходы. По коду 10 на управ л ющих входах мультиплексора 14 на его выходы передаетс  сообщение из второй кольцевой магистрали, по код 01 - из общей шины, по коду 00 на выходах мультиплексора 14 нулево сообщение. Код 11  вл етс  запрещенным (этот код не формируетс  блоком I8 управлени ). Приемный и передающий регистры 15 и 20 предназначены дл  временного хранени  и динамического перемещ ни  сообщений в устройстве. Блок 16 сравнени  предназначен дл  сравнени  кодов полей адресов получателей в сообщени х, поступающих из второй кольцевой магистрали и из общей шины, с кодом собственно го адреса модул  6, подключенного к данному каналу св зи 4, В результат сравнени  на выходах блока 16 сравнени  формируетс  один из. кодов, оп санных выше, поступающий на входы дешифратора 25 блока 18 управлени . Блок 16 сравнени  содержит две группы элементов сложени  по модулю 2, элементы И, ИЛИ, НЕ. На первой группе элементов сложени  по модулю 2 происходит сравнение кода адреса получател  сообщени , поступающего из вто рой кольцевой магистрали, с кодом собственного адреса модул  6, а на второй группе - сравнение кода адреса получател  сообщени , поступа)сщего из общей шины, с кодом собственного адреса модул  6. В результате сравнени  на выходах блока 16 сравнени  формируетс  один из кодов, описанных Bbmie, поступающих на входы дешифратора 25 блока 18 управлени . Регистр 17 адреса предназначен дл  хранени  кода собственного адреса модул  6, подключенного к данному каналу 4 св зи. Адрес в регистр 17 адреса заноситс  с пульта управлени  (не показан). Адрес состоит из двух частей: в первой части указываетс  код номера группы 3 каналов св зи , во второй части - код номера канала 4 св зи в группе 3 каналов св зи . Блок 18 управлени  предназначен управлени  работой данного канала 4 св зи. Блок 1В управлени  (фиг. 4) содержит: группу элементов И 21, элементы ИЛИ 22 группы, элемен ты НЕ 23, два триггера 24, дешифратор 25. Из блока 18 управлени  на второй мультиплексор 14 поступает код управлени  его работой. Из блока 16 сравнени  в е1лок 18 управлени  на входы дешифратора 25 поступает код, сформированны г в блоке 16 сравнени  в результате: сравнени  адресов. Из блока 18 управлени  в коммутатор 2 поступают сигналы Прин то в свой, Передающий ре- ; гистр свободен. Из коммутатора 2 в блок h8 управлени  поступает сиг нал Прин ть с общей тины. Из блока 18 управлени  на первый мультиплексор 19 поступает код управлени  его работой. Из блока 1 синхронизации в блок 18 управлени  поступает импульс синхронизации . Из модул  6 в блок 18 управлени  поступают сигналы Прин то , Запрос на передачу. В модуль 6 из блока 18 управлени  поступают сигналы Прин ть, Запрос удовлетворен . Из блока 18 управлени  в приемный регистр I5 поступает сигнал синхроннаации записи. Первый мультиплексор 19 с,трем  группами информационных входов и двум  управл ющими входами предна эначен дл  управл емого выбора груп пы информационных входов и передачи сообщений с входов выбранной группы информационных входов на свои инфор мационные выходы. По коду 10 на управл ющих зходах мультиплексора 19 на его выходы передаетс  сообще-г ние из второй кольцевой магистрали, по коду 01 из общей шины, по ко ду П из модул  6, по коду 00 на выходах мультиплексора 19 нулевое сообщение. Межгрупповые коммутаторы 5 предназначены (фиг. 1) дл  передачи сО общений из предыдущей группы 3 кана лов св зи в- последующую группу 3 ка налов св зи по второй кольцевой магистрали либо в последующие группы 3 каналов св зи по первой кольцевой магистрали через последующие межгруп повыв коммутаторы 5, а также дл  передачи сообщений по общей шине в один из каналов 4 св зи предыдущей группы 3 каналов св зи. Межгрупповые коммутаторы 5 иденти чны по структуре (фиг. 5) и содержат регистры 26 адреса последующей группы ,-регистры 27 адреса предьщущей группы, блоки 28 сравнени , узлы 29 контрол  состо ни , блоки 30 управлё ни , третЕпг регистры 31 приема-перёдачи , третьи мультиплексоры 32,первые мультиплексоры 33, вторые мультиплексоры 34, первые регистры 35 приема-передачи, вто.рые регистры 36 приема-передачи. Регистры 26 и 27 адреса последующей и предыдущей групп предназначе- ны дл  хранени  кодов номеров соответственно последующей и предьщущей групп 3 каналов св зи. Коды в регист ры 26 и 27 адреса .занос тс  с пулб- та управлени  (не показан). Блок 28 сравнени  коммутатора 5 предназначен дл  сравнени  кодов-номеров групп полей адресов получателей сообщений, поступающих по первой и . второй кольцевым магистрал м, с кода ми, хран щимис  в регистрах 26 и 27 адреса. Блок 28 сравнени  содержит четыре группы злементов сложени  по модулю 2у элементы И, ИЛИ, НЕ. На первой и второй группах элементов сл жени  по модулю 2 происходит сравнение кодов номеров групп полей адресов получателей сообще ний, поступающих по первой кольцевой магистрали, с кодами, хран щимис  в регистрах 26 и 27 адреса , а на третьей и четвертой„гоуппахсравнение кодов ;номеров групш полей адресов получателей, поступающих по второй кольцевой магистрали,с кодами, хран щимис  в регистрах26 и27 адреса. В результате сравнени  на выходах блока 28 сравнени  формируетс  один из кодов, описанных вьше, поступающих на входы дешифратора 37 блока 30 управлени  коммутатора 5. Узел 29 контрол  состо ни  предназначен дл  формировани  сигнала незан тости третьего регистра 31 приема-передачи. В качестве узла 29 может использоватьс  многовходовой элемент ИЛИ-НЕ, на входы которого поступают коды полей адресов получател  и отправител сообщени , записанного в регистр 31 приема- ередачи . Если эти коды имеют нулевые значени , то формируетс  сигнал незан тости регистра 31 приема-передачи .. Блок 30 управлени  коммутатора 5 предназначен дл  управлени  работой данного межгруппового коммутатора 5. Блок 30 управлени  (фиг. б) содержит дешифратор 37, злементы ИЛИ 38 группы , элементы И 39, элементы НЕ 40. Из блока 30 управлени  в коммутатор 2 поступает сигнал Запрос на запись с общей шины. В блок 30 управлени  из коммутатора 2.поступает сигнал Прин то с общей шины. Из -блока 28 сравнени  в блок 30 управлени  на входы дешифратора 37 поступает код, сформированный в результате сравнени  кодов номеров групп полей адресов пол.учателей сообщений. Из узла 29 кон трол  состо ни  в блок 30 управлени  поступает сигнал незан тости регистра 20 приема-передачи. В третий регистр 31 приема-передачи из блока 30 управлени  поступает сигнал синхронизации записи. Из блока 30 управлени  на тре. тий мультиплексор 32 поступает код управлени  его работой, на второй мультиплексор 34 - код управлени  его работой , на первый мультиплексор 33 - код управлени  его работой. Из блока 1 синхронизации в блок 30 упоавлени  hocTvnaeT ИМПУЛЬС синхронизации. . Пеовый, втопой и третий регистры 35, 36 и 31 предназначены дл  времен . ного хранени  и динамического пере мещени  сообщений в устройстве. Первый, второй и третий мульти-плексоры 33, 34 и 32 коммутатора 5 с двум  группами информационных входов и двум  управл ющими входами предназначены дл  управл емого выбора группы информационных входов и передачи сообщений с входов выбранной группы информационных входов на свои информационные выходы. По коду 01 на управл ющих входах мультиплексора 33 на его выходы передаетс  сообще ние из первой кольцевой магистрали, по коду 50 из второй кольцевой магистрали. По коду 10 на управл  ющих входах мультиплексора 34 на его выходы передаетс  сообщение из пер вой кольцевой магистрали, по коду 01 из второй кольцевой магистрали , lio коду 10 на управл ющих вхо дах мультиплексора 32 на его выходы передаетс  сообщение из первой &опъ цевой магистрали, по коду 01 - из второй кольцевой магистрали. По коду 00 на управл ющих входах мультиплексоров 33, 34 и 32 на и выходах нулевые сообщени . Код 11  вл етс  запрещенным (этот код не формируетс  блоком 30 управлени ). В качестве модулей 6 могут быть использованы процессоры, блоки пам т и т.д . На фиг. 4 и 6 обозначены: выход дешифратора 25, соотве ствующий коду на выходах бло ка 16 сравнени  Сообщений нет, равному 000; выход дешифратора 25, соответствующий коду на выходах блока 16 сравнени  Свое на магистрали, свободно на общей шине равному 100; А - выход дешифратора 25, соответствующий коду на выходах блока 16 сравнени  Свободно на магистрали, свое на общей шине, равному 001; Ад - выход дешифратора 25, соответствующий коду на выходах блока 16 сравнени  Свое на магистрали, есть на общей ши не, равному 101; А е - выход дешифратора 25, соответствующий , коду на выходах блока 16 сравнени  Чужое н 1 магистрали, чу;«ое или свободно на общей шине, равному 110; выход дешифратора .25, соответ. ствующий коду па выходах блока 16 сравнени  Чужое на магистрали, свое на общей шине, равному 111; выход дешифратора 25, COOT-I ветствук ций коду на выходах блока 16 сравнени  Свободно на магистрали, чужое на общей, равном:, 011; выход дешифратора 37, соответствующий коду на выходах блока 28 Сравнени  Сообщение на первой магистрали адресовано в последующую труппу , на второй магистрали сообщени  нет, равному 011101} выход дешифратора 37, соответствук ций коду на выходах блока 28 сравнени  Сообщение на первой магистрали адресовано предьщущей группе, на второй магистрали сообщени  нет равному 110101; выход дешифратора 37, соответствующий коду на выходах блока 28 сравнени  На первой магистрали сообщени  нет, сообщение на второй магистрали адресовано последующей группе, равному 101 ОН; выход дешифратора 37, соответствун ций , коду на выходах блока 28 сравне:ни  На первой магистрали сообщени  нет, сообщение на второй магистрали адресовано предыдущей группе ., paBHONiy 101 tiO; выход дешифратора 37, соответствующий коду на выходах блока 28 сравнени  Сообщени  на первой и второй магистрал х адресованы последующей группе, равному 011011; выход дешифратора 37, соответствующий коду на выходах блока 31 сравнени  Сообщение на первой магистрали адресовано последукнцей группе, со- общени  на второй мах-йстрали адресовано предвдущей группе , равному 011110.; выход дешифратора 37, соответствук ций коду на выходах блока 28 сравнени  Сообщение на первой магистрали адресовано предьщущей группе, сообщение на второй магистра ли адресовано последующей группе, равному 110011; К - выход дешифратора 37, соот ветствующий коду на выходах блока 28 сравнени  Сообще ни  на первой и второй магис рал х адресованы предыдущей группе, равному 110110. К,{, выход дешифратора 37, соответствующий коду на выходах блока 28 сравнени  Сообщени на первой магистрали не адре совано соседним группам, на второй магистрали сообщени  нет, равному 111101; Кц выход дешифратора 37, ветствующий коду на выходах блока 28 сравнени  Сообщен на первой магистрали не адрв совано соседним группам, сообщение на второй магистрали адресовано последующей груп пе, равному 111011; К,г выход дешифратора 37, соот ветствующий коду на выходах блока 28 сравнени  Сообщени на первой магистрали не адре совано соседним группам, сообщение на второй магистрали адресовано предыдущей группе . равному 111110; К - выход дешифратора 37, соответствующий коду на выходах блока 28 сравнени  Сообщени на первой и второй магистра- л х не адресованы соседним группам, равному 111111; К. - выход дешифратора 37, соответствующий коду на выходах блока 28 сравнени  На перво магистрали сообщени  нет, со общение на второй магистрали не адресовано соседним/модул м , равному 1011 Я; К, - выход дешифратора 37, соответствующий коду на выходах блока 28 сравнени  Сообщени на первой магистрали адресов но последующей группе, сообщение на второй магистрали не адресовано соседним груп пам, равному 01П И; К| -выход дешифратора 37, соотве ствующий коду на выходах бло ка 28 сравнени  Сообщение на первой магистрали адресовано предьщущей группе, со общение на,второй магистрали не адресовано соседним группам, равному 110111. Устройство работает следующим образом . Перед запуском устройства во все блоки и узлы,, содержащие триггерные элементы пам ти (регистры каналов А св зи и межгрупповых коммутаторов 5, кроме регистров адреса, блоки 18 управлени ) с пульта управле 1и  подаетс  импульс сброса по специальным цеп м (не показанным), привод щий устройство в исходное состо ние. При этом на всех входах и выходах коммутаторов 2, блоков 18 управлени  и блоков 30 управлени  устанавливаютс  нулевые уровни. Исключение составл ет вход блока 30 управлени , на который подаетс  сигнал незан тости регистра 31 приема-передачи. По пуску устройства блок Г начинает вырабатывать тактовые импульсы синхронизации, подаваемые на входы синхронизации каналов 4 и коммутаторов 5, под управлением .котЬрых в устройстве начинают циркулировать свободные сообщени . Под тактом работы устройства понимаетс  врем  иежду окончани ми двух соседних тактовых импульсов синхронизации. Формат сообщений, пересылаемых между каналами 4 и коммутаторами 5, имеет следукщие пол : адрес отправител ; адрес получател ; данные (адрес  чейки пам ти,признак За- прос / 0твет, признак Чтение / Запись, собственно данные). Поле адреса получател  и поле: адреса отправител  состо т из двух частей: в первой части,.адреса указываетс  код номера группы 3 каналов св зи, во второй части - код номера канала 4 св зи в группе 3 каналов св зи.Вначале каждого такта работы устройства происходит сравнение полей адресов получателей сообщений, поступающих в каналы 4 и коммутаторы 5 с содержимыми регистров адресов каналов 4 и коммутаторов 5. Источниками сообщений  вл ютс  модули 6, которые в процессе функционировани  системы выставл ют сообщени , предназначенные дл  обмена с другими модул ми 6, на свои ипформа- ционные вьрсоды, сопровожда  это сигналом Запрос на передачу, подаваемым в канал 4. Каждый канал 4 принимает сообщени I из модул  6, подключенного к данному каналу (адрес получател , данные), и адрес отправител  из регистра 17 . адреса в передающий регистр 20, сопровожда  это сигналом Запрос удовлетворен , подаваемым в модуль 6, ес ли по второй магистрали не поступает сообщение, предназначенное дл  записи в передающий регистр 20. Запись сообщени  в передающий регистр 20 происходит под управлением.блока 18 управлени , который формирует код 11 управлени  мультиплексором 19, в результате чего на входы передающе го регистра 20 поступает сообщение из модул  6, которое записываетс  в регистр по окончании действи  импуль са синхронизации. Сообщени , принима емые в передающие регистры 20, начинают перемещатьс  между каналами в . моменты окончани  действи  импульсов синхронизации. Коды полей адресов получателей со общений, поступающих по второй магистрали в канал 4, сравниваютс  в. блоке 16 сравнени  с кодом собственного адреса модул  6, подключенного к данному каналу 4. Если адреса совпали и приемный регистр 15 свободен то блок 18 управлени  формирует (фиг. 1) код 10 управлени  мультиплексором 14, в результате чего на входы приемного регистра 15 поступает сообщение из второй магистрали (адрес Отправител , данные), которое записываетс  в него по окончании дей стви  импульса синхронизации. При этом в перепшоший регистр 20 может быть записано сообщение из -модул  6 по описанным вьше действи м. В модуль 6 посылаетс  сигнал Прин ть, . по которому модуль 6 переписывает сообщение из приемного регистра 15 на свои регистры и формирует сигнал Прин то. Блок 18 управлени  форtOipyeT управлени  вторым мультиплексором 14, в результате чего по окончании действи  импульса синхронизации в регистр 15 записы- . ваетс  нулевое сообщение (т.е. стираетс  предыдущее сообщение). Если адреса не совпали либо совпали , но приемньй регистр 15 зан т, , то. блок 18 управлени  формирует код 10 управлений мультиплексором 19, в результате чего на входы передающего регистра 20 поступает сообщение из второй магистрали, которое запи- сываетс  в него по окончании действи  импульса синхронизации. Сообщени  из последнего канала 5 группы 3 поступают по второй магистрали в межгрупповой коммутатор 5. В каждом коммутаторе 5 осуществл етс  сравнение только кодов номеров групп адресов получателей сообщений с кодами номеров групп адресов двух соседних групп 3 каналов. Если коды номеров последующей группы и адреса сообщени , поступивт шего с выходов последнего канала группы, не совпали, то сообщение запи сываетс  в первый регистр 35 приемапередачи в том случае, когда в первой магистрали сообщение отсутствует, или поступает сообщение, адресованное последующей группе каналов св зи. Запись сообщени  в регистр 35 происходит под управлением блока 30 управлени  (фиг. 6), который формирует код 10 управлени  мультиплексором 33, в результате чего на входы ре Н стра 35 поступает сообщение из второй магистрали, которое записываетс  в него по окончании действи  импульса синхронизации. В следующих тактах работы устройства это сообщение перемещаетс  ме оду межгрупповыми ко№€утаторамн по обходным маршрутам (по первой магистрали) до тех пор, пока коды номеров групп не совпадут. Когда сообщение на первой магистрали достигает коммутатора 5, в котором код номера группы адреса получа-. тел  сообщени  совпадает с кодом номера последующей группы, то оно записываетс  во второй регистр 36 приема-передачи в том случае, когда на второй магистрали отсутствует сообщение , адресованное последующей группе каналов св зи. Запись сообщени  в регистр 36 происходит под управлением блока 30 управлени , который формирует код 10 управлени  мультиплексором 34, в результате чего на входы регистра 36 поступает сообщение из первой магистрали, которое записываетс  в него по окончании действи  импульса синхронизации. В следукмцих тактах работы устройства это сообщение перемещаетс  уже меж ду,каналами 4 следующей группы. В том случае, когда невозможна запись во второй регистр 36 сообще ни  из первой магистрали, код номера группы адреса получател  которо го совпал с кодом номера последующей группы, это сообщение записываетс  в первый регистр 35. Запись сообщени  в регистр 35 происходит под уп- равлением блока 30 управлени , который формирует код 01 управлени  мультиплексором 33, в результате чег го на входы регистра 35 поступает (сообщение из первой магистрали, которое записьшаетс  в него пЬ оконча НИИ действи  импульса синхронизации, В следующем коммутаторе 5 код номера группы адреса получател  этого сообщени  равен коду номера предьщущей группы. Это сообщение записывает с  в третий регистр 31 прцема-передачи в том случае, когда этот регист свободен дл  приема сообщений. Запис сообщени  в регистр 31 происходит под управлением блока 30 управлени , который формирует код Ю управлени третьим мультиплексором 32., в резуль тате чего на кходы регистра 31 посту пает сообщение из первой магистрали, которое записываетс  в него по окон-г чании действи  импульса синхронизации . I Сообщение, записанное в регистр 3 поступает по общей шине на входы всех каналов 4 предыдущей группы 3 каналов св зи. Если приемный регистр 15 адресуемого канала 4 свободен дл приема сообщени  с общей шины, т.е.. любом из последующих тактов работы . устройства из второй магистрали не поступает сообщение, адресованное данному каналу 4, то в него записыва етс  сообщение из общей шины. Запись сообщени  в регистр 15 происходит под управлением блока 18 управлени , который формирует код 01 управлени  мультиплексором 14, в результате чего на входы .регистра 15 поступает сообщениеиз общей шины, которое . записываетс  в него по окончании дей стви  импульса синхронизации. Перед тем как произойдет з 1пись сообщени  в регистр 15, блок 18 уп равлени  в этом же такте работы уст ройства формирует сигнал Прин то в свой, поступающий в коммутатор 2. На выходе коммутатора 2 формируетс  сигнал Прин то с общей шины, поступающий в коммутатор 5, по которо- му блок 30 управлени  формирует код 00 управлени  мультиплексором 32 (или код 10, если, необходима запись в регистр 31 нового сообщени  с первой ; магистрали, или код 01, если необходима запись нового сообщени  со второй магистрали в отсутствии сообг щени  на первой магистрали, предназн аченного дл  записи в регистр 31), в результате чего предыдущее сообщение в регистре 31 стираетс  по окончании действи  импульса синхронизации (или в нем записываетс  новое сообщение). Если по первой и второй магистрал м поступают сообщени , которые необходимо записать Ворегистр 31, то под управлением блока 8 управлени  сообщение из первой магистрали записываетс  в третий регистр 31, а из второй магистрали - в первый регистр 35. Если на входы коммутатора поступают сообщени  (по первой и/или второй , магистрали) , адресованные предьщущей группе 3 каналов, а сообщв ние , наход щеес  в третьем регистре 31, еще не прин то в адресуемый канал 4, то блок 30 управлени  формирует сигнал Запрос на запись с об щей шины, поступающий в коммутатор 2. По этому сигналу происходит опрос всех каналов 4 данной группы 3 каналов на возможность приема сообщени  с общей шины в передающий регистр 20, О такой возможности каждый канал 4 информноует путем формировани  сигнала Передающий регистр свободен , поступающий в коммутатор 2. При этом из всех каналов 4, которые могут прин ть сообщение из общей шины в переданмций регистр 20, выбираетс  тот канал 4,. который  вл етс  самым крайним по отношению к коммутатору 5, т.е. наименее удален от начала группы 3 каналов. Это осуществл етс  с помощью коммутатора 2 путем формировани  сигнала Прин ть с общей шины, поступающего в самый крайний канал 4. Выбор самого крайнего канала 4 обеспечивает высокую веро тность попадани  сообщени  в адресуемый калал 4 при перемещении этого сообщени  в следующих тактах работы устройства между каналами группы. Факт приема сообщени  из общей шины в один из каналов 4 группы 3 подтверждаетс  формированием сигнала Прин то с общей шины J подаваемого в коммутатор 23 5. По этому сигналу блок 18 управ пени  формирует один из кодов (10 или О) управлени  мультиплексором 32 в результате чего в третий регистр 31 записываетс  новое сообщение . Если в описанном случае окажет с , что ни один из каналов А грзтпы 3 не может прин ть сообщение с общей шины, то сигнал Прин то с общей ши ны не формируетс . В этом случае 22.2. в третий регистр 31 новое сообщение не записываетс  (не происходит стирание старого сообщени ) и это новое сообщение записьшаетс  в первый или второй регистры 35 или 36. Основньм tlpeи fyщecтвoм предлагаемого устройства св зи по отношению к базовому объекту  вл етс  более высока  пропускна  способность при большом количестве объедин емых устройством св зи модулей,

г.}

q.

-Ч

/J

tpui.2

ut.3

fptfs.5

Claims (1)

1. УСТРОЙСТВО СВЯЗИ ДЛЯ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ, содержащее блок синхронизации, η групп каналов связи по m каналов связи в каждой группе \ и межгрупповые коммутаторы, причем первая группа информационных выходов Е-го канала связи [t = 1,.. .(m - 1)7 в каждой группе подключена к первой информационной группе входов (£+1)го канала связи в группе, первая группа информационных выходов т-го . канала связи каждой группы подключена к первой группе информационных входов j-го (j = 1,...η) межгруппового коммутатора, первая группа информационных выходов k-го = I,...

   (n-l)J межгруппового коммутатора подключена к первой группе информационных входов первого канала связи (к+1)-й группы, первая группа информационных выходов η-го межгруппового коммутатора подключена к первой группе информационных входов первого канала связи первой группы, вторая группа информационных выходов к-го .межгруппового коммутатора подключена к второй группе информационных входов (к+1)-го межгруппового коммутатора, вторая группа информационных выходов η-го межгруппового коммутаг·тора подключена к второй группе информационных входов первого межгруп-. пового коммутатора, причём каждый канал связи содержит первый мультиплексор, передающий регистр, приемный регистр, блок сравнения, регистр адреса, блок управления, каждый межгрупповой коммутатор содержит узел контроля состояния, выполненный на многовходовом элементе ИЛИ-HE, мультиплексор, блок управления, блок сравнения и регистр адреса последующей группы, причем в каждом канале связи первая группа информационных входов первого мультиплексора канала связи подключена к первой группе информационных входов канала связи, выходы первого мультиплексора канала связи подключены к входам передающего регистра, выходы которого подключены к первой группе информационных выходов канала связи, выходы приемного регистра подключены к второй группе информационных выходов канала связи и к группе информационных выходов устройства, управляющий вход приемного регистра подключен к выходу разрешения приема информации блока управления канала связи, входы запроса на передачу и подтверждения приема, выходы признака передачи и удовлетворения запроса которого подключены к группе, управляющих входов — выходов канала связи и являются группой управляющих входов—выходов устройства, вторая группа информационных входов первого мультиплексора канала связи объединена с группой выходов регистра адреса, первой группой информационных входов блока сравне— ния канала связи и подключена к второй группе информационных входов канала связи и является инфопмационным входом устройства, управляющие входы мультиплексора канала связи подклкгчены к первой группе выходов блока управления канала связи, вход синхронизации которого объединен с управляющим входом передающего регистра и подключен к входу синхронизации канала связи, который подключен к выходу блока синхронизации, выход результата сравнения блока сравнения канала связи поразрядно подключен к входу признака результата блока управления канала связи, вторая группа информационных входов блока сравнения канала связи подключена к первой группе информационных входов канала связи, выход узла контроля состояния каждого межгруппового коммутатора подключен к входу разряда контроля занятости регистра приема-передачи блока управления коммутатором, первая и вторая группы информационных входов первого мультиплексора межгруппового коммутатора объединены соответственно с первой и второй группами информационных входов межгруппового коммутатора соответственйо, третья группа информационных входов блока сравнения межгруппового коммутатора подключена к группе выходов регистра адреса последующей группы, выход результата сравнения блока сравнения межгруппового коммутатора поразрядно подключен к входу признака результата блока управления коммутатором, выходы управления работой мультиплексора которого подключены к управляющим входам первого мультиплексора, межгруппового коммутатора, отличающееся тем, что, с целью повышения быстродействия, в него дополнительно введены в каждую группу каналов связи коммутатор управляющих сигналов, в каждый канал связи второй мультиплексор, а в каждый межгрупповой коммутатор два мультиплексора, три регистра приема-передачи, регистр адреса предыдущей группы, причем третьи группы информационных входов каждого канала связи j-й группы каналов связи объединены и подключены к третьей группе информационных выходов j-ro межгруппового коммутатора (j ^β ί,.,.,η), управляющие вход и выход которого подключены к входу запроса на запись и восходу подтверждения приема в общей шине коммутатора управляющих сигналов каждой группы каналов связи, управляющие входывыходы группы коммутатора управляющих сигналов каждой группы каналов связи подключены к управляющим входам-выходам подтверждения приема, Признака приема и состояния регистра передачи каждого из каналов связи группы, причем в каждом канале связи j-й группы третья группа’ информационных входов первого мультиплексора объединена с первой группой информационных входов второго мультиплексора и третьей группой информационных входов блока сравнения канала связи и подключена к третьей группе информационных входов канала связи, вторая группа информационных входов второго мультиплексора подключена к первой группе информационных входов канала связи, выход второго мультиплексора подключен к входу приемного регистра, а управляющие входы второго мультиплексора подключены к выходам управления работой второго мультиплексора блока управления канала связи, вход состояния регистра передачи которого и выходы подтверждения приема и признака приема подключены к группе управляющих входов-выходов канала связи, а в каждом межгрупповом _е коммутаторе выходы регистра адреса предыдущей группы подключены к четвертой группе информационных входов блока сравнения межгруппово— го коммутатора, первые и вторые группы информационных входов второго и третьего мультиплексоров объединены и подключены к первой и второй группам информационных входов межгруппового коммутатора соответственно, выходы первого, второго и третье—: го мультиплексоров подключены к входам первого, второго и третьего регистров приема—передачи соответственно, выходы первого, второго мультиплексоров и объединенные с входом узла контроля состояния выходы третьего мультиплексора подключены к первой, второй и третьей группам информационных выходов межгруппового коммутатора соответственно, управляющие входы второго и третьего мультиплексоров подключены к выходам управления работой соответствующего мультиплексора блока управления межгруппового

   Η 64722 коммутатора, вход подтверждения приема с общей шины и выход запроса на запись которого подключены к соответствующим входу и выходу межгруппового коммутатора, выход синхронизации записи блока управления межгруппового коммутатора подключен к управляющему входу третьего регистра приема-передачи, вход синхронизации блока управления межгруппового коммутатора, объединен с управляющими входами первого и‘второго регистров приема-пере- дачи и подключен к входу синхронизации межгруппового коммутатора, который подключён к выходу блока синхронизации, причем блок управления каждого канала связи содержит одиннадцать, элементов И, семь элементов ИЛИ, четыре элемента’НЕ, дешифратор, два триггера, причем входы дешифратора подключены к входам результата блока управления канала связи, первый выход дешифратора подключен к первому входу первого, элемента ИЛИ, второй выход дешифратора подключен к первому входу второго элемента ИЛИ, третий выход дешифратора подключен к объединенным второму входу первого элемента ИЛИ и первому входу третьего элемента ИЛИ, четвертый выход дешифратора подключен к объединенным первому входу первого элемента Ии второму входу второго элемента ИЛИ, пятый выход дешифратора подключен к первому входу четвертого элемента ИЛИ, шестой выход дешифратора подключен к объединенному второму входу четвертого элемента ИЛИ и второму входу третьего элемента ИЛИ, седьмой выход дешифратора подключен к третьему входу первого элемента ИЛИ, выход второго элемента ИЛИ подключен к объединенным первым входам второго’ и третьего элементов И, выход третьего элемента ИЛИ подключен к ’Первому входу четвертого элемента И’, выход четвертого элемента И подклю-. чен к объединенным первому входу пятого элемента ИЛИ, первому выходу управления работой второго мультиплексора блока управления и выходу подтверждения приема блока управления канала связи, выход второго элемента И подключен к объединенным второму входу пятого элемента ИЛИ и второму выходу управления работой второго мультиплексора блока управления, выход пятого элемента ИЛИ подключен к установочному входу, пер вого триггера, вход синхронизации которого объединен с входом синхронизации второго триггера, первым входом пятого элемента И, первым входом шестого элемента И и подключен к входу синхронизации блока управления канала связи, выход шестого элемента И подключен к первому входу шестого элемента ИЛИ, выход которого подключен к объединённым второму входу шее’ того элемента второму входу третьего элемента И и входу первого элемента НЕ, выход которого подключен к объединенным второму входу пятого элемента И, второму входу первого' элемента И, второму входу второго элемента И и второму входу четвертого элемента И, выход первого триггера подключен к объединенным второму входу шестого элемента И и выходу признака передачи блока управления канала связи, третий вход шестого элемента ИЛИ объединен с входом сброса первого триггера и подключен к входу подтверждения приема блока управления канала связи, выход пятого элемента И подключен к выходу разрешения приема информации блока, выход первого элемента ИЛИ подключен к объединенным первому входу седьмого элемента И, первому входу восьмого элемента И и первому входу девятого элемента И, второй вход которого объединен с входом второго элемента НЕ и подключен к входу признака приема группы управляющих входов-выходов блока, выхдд девятого элемента И’подключен к первому, входу седьмого элемента ИЛИ, второй вход которого объединен с третьим входом четвертого элемента ИЛИ, первым входом деся-г того элемента И и подключен к вы— t

   ходу восьмого элемента И, выход третьего элемента И подключен к четвертому входу четвертого элемента ИЛИ, выход которого подключен к первому выходу управления работой первого мультиплексора блока, второй выход седьмого элемента ИЛИ подключен к второму выходу управления работой первого мультиплексора блока, выход первого элемента И подключен к четвертому входу первого элемента ИЛИ, первый вход одиннадцатого элемента И .объединен с входом третьего элемента НЕ и вторым входом десятого элемента И и подключен к входу запроса на передачу блока, выход третьего элемента.НЕ ’ * 1164722 подключен к входу сброса второго триггера, установочный вход которого подключен к выходу десятого элемента И, инверсный выход второго триггера подключен к второму входу одиннадцатого элемента И, третий вход которого подключен к выходу второго элемента НЕ, прямой выход второго триггера подключен к выходу удовлетворения запроса блока, выход одиннадцатого эле-, мента И подключен к объединенным второму входу восьмого элемента И и к входу четвертого элемента НЕ, выход которого подключен к второму входу седьмого элемента И, выход которого подключен к выходу состояния регистра передачи блока, бдок управления каждого межгруппового коммутатора содержит дешифратор, девяЛ элементов ИЛИ, шесть элементов И и элемент НЕ, причем входы дешифратора подключены к входам результата блока, первый вход первого элемента ИЛИ подключен к входу подтверждения приема с общей шиньгблока, второй вход первого элемента ИЛИ подключен к входу контроля занятости регистра приема-передачи блока, выход первого элемента ИЛИ подключен к объединенным входу элемента НЕ, первому входу первого элемента И и первому входу второго элемента И, второй вход которого подключен к входу синхронизации.блока, выход второго элемента И подключен к выходу разрешения записи блока, выход первого элемента. И подключен к объединенным первым входам третьего и четвертого элементов И, выходы третьего и четвертого элементов И подключены к выходам управления работой третьего мультиплексора блока, второй вход третьего элемента И объединен с первым входом второго элемента ИЛИ и подключен к выходу третьего элемента ИЛИ, второй вход четвертого элемента И объединен с четвертым входом второго элемента ИЛИ и подключен к выходу четвертого элемента ИЛИ, выход второго элемента ИЛИ подключен к второму входу первого элемента Ии является выходом запроса на запись' блока, выход элемента НЕ подключен к объединенным первым входам пятого и шестого элементов И, второй вход пятого элемента И подключен к выходу пятого элемента ИЛИ, выход пятого элемента И подключен к первому !входу шестого элемента ИЛИ, первый вход седьмого элемента ИЛИ подключен к выходу шестого элемента И, первый выход дешифратора подключен к второму входу седьмого элемента ИЛИ, второй выход дешифратора подключен к объединенным первым входам третьего и пятого элементов ИЛИ, третцй выход дешифратора подключен к первому входу восьмого элемента ИЛИ,. четвертый выход дешифратора подключен к первому входу четвертого элемента ИЛИ, пятый выход дешифратора подключен к второму входу восьмого элемента ИЛИ, третий вход седьмого элемента ИЛИ объединен с вторым входом четвертого элемента ИЛИ и подключен к шестому выходу дешифратора, второй вход пятого элемента ИЛИ объединен с вторым входом третьего элемента ИЛИ, третьим входом восьмого элемента ИЛИ и подключен к седьмому выходу дешифратора, второй вход шестого элемента И объединен с третьим входом третьего элемента ИЛИ, первым входом девятого элемента ИЛИ и подключен к восьмому выходу дешифратора, второй вход шестого элемента ИЛИ подключен к девятому выходу ·. дешифратора, четвертый вход восьмого элемента ИЛИ объединен с третьим входом шестого элемента ИЛИ и подключен к десятому выходу дешифратора, третий вход четвертого элемента ИЛИ объединен с четвертым входом шестого элемента ИЛИ и подключен к одиннадцатому выходу дешифратора, пятый вход восьмого элемента ИЛИ объединен с пятым входом шестого элемента ИЛИ и подключен к двенадцатому выходу дешифратораj тринадцатый выход которого подключен к второму входу девятого элемента ИЛИ, третий вход которого объединен с четвертым вхо—. дом седьмого элемента. ЦЛИ и подключен к четырнадцатому выходу дешифратора, пятнадцатый выход которого подключен к объединенным четвертому входу третьего элемента ИЛИ и четвертому входу девятого элемента ИЛИ, выходы девятого и шестого элементов ИЛИ подключены к выходам управления работой первого мультиплексора блока, выходы седьмого и восьмого элементов ИЛИ подключены к выходам управления работой второго мультиплексора блока.